Цифровой фильтр

 

Изобретение относится к радиотехнике и может использоваться при цифровой обработке сигналов. Цепь изобретения - повышение надежности. В блоке I постоянной памяти записаны N козф. h.Отсчет входной последовательности Х(0) поступает во второй буферный регистр (БР) 4 и далее на перемножитель 3. На другой вход перемножителя 3 с блока 1 постоянной памяти через первый БР 2 поступают значения коэффициентов h. Результат перемножения через четвертый БР 7 поступает на сумматор 5. Вычисленное значение через третий БР 6 записывается по соответствующему адресу в блок 8 оперативной памяти (БОП). После перемножения отсчета на все N коэф. h и обработки этих значений по адресу (N - 1) БОП 8 запишется первое слагаемое первого истинного.значения выходной последовательности Y(n ). Затем во второй БР 4 заносится следующий отсчет и осуществляется аналогичная обработка . По окончании обработки Х(1) , отсчета по адресу (N - 2) БОП 8 записывается сумма двух слагаемых первого истинного значения выходной последовательности, поступающего через пятый БР 9 на другой вход сумматора 5. По окончании обработки последнего отсчета X(N - 1 ) по нулевому адресу БОП 8 запишется первое истинное значение выходной последовательности , поступакицее через пятый БР 9 и блок 10 элементов И на выход. 1 ил. 5 5 00 4 О1 4;

СОЮЗ СОВЕТСНИХ

ОИЦМ

РЕСА% ЛИН

С1Е . СВ (яэ 4 Н 03 Н 17/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕ:ГЯЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ1ТИЙ (21) 3803922/24-09 (22) 18.10.84 (46) 15.03.86. Бюл. 9 10 (72) Ю.И.Лыков (53) 681.32(088.8) (56) Авторское свидетельство СССР

В 1037417, кл. Н 03 Н 17/06, 1982.

Авторское свидетельство СССР

В 1059670, кл. Н 03 Н 17/06, 1982.

ТИИЭР, т. 69, 1981, Ф 3, с. 40. (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к радиотехнике и может использоваться при цифровой обработке сигналов. Цель изобретения — повышение надежности.

В блоке 1 постоянной памяти записаны N коэф. h. Отсчет входной последовательности Х(0) поступает во второй буферный регистр (БР) 4 и далее на перемножитель 3. На другой вход перемножителя 3 с блока 1 постоянной памяти через первый БР 2 поступают значения коэффициентов Ь. Результат перемножения через четвертый

БР 7 поступает на сумматор 5. Вычисленное значение через третий БР 6 записывается по соответствующему адресу в блок 8 оперативной памяти (БОП). После перемножения отсчета на все N коэф. h и обработки этих значений по адресу (0 " 1) БОП 8 запишется первое слагаемое первого истинного. значения выходной последовательности 1 (и ). Затем во второй

БР 4 заносится следующий отсчет и осуществляется аналогичная обработка. По окончании обработки Х(1) отсчета по адресу (N — 2 ) БОП 8 записывается сумма двух слагаемых первого истинного значения выходной последовательности, поступающего через пятый БР 9 на другой вход сумматора 5. По окончании обработки последнего отсчета X(N — 1) по нулевому адресу БОП 8 запишется первое истинное значение выходной последовательности, поступающее через пятый

БР 9 и блок 10 элементов И на выход.

1 ил.

1218454 2

Изобретение относится к радиотехнике и может быть использовано в

I системах цифровой обработки сигналон.

Цель изобретения — повышение надежности.

На чертеже приведена структурная электрическая схема цифрового фильтра.

Цифровой фильтр содержит блок 1 постоянной памяти, первый буферный регистр 2, перемножитель 3, второй буферный регистр 4, сумматор 5, третий и четвертый буферные регистры

6 и 7, блок 8 оперативной памяти, пятый буферный регистр 9, блок 10 элементов И и блок 11 формирования тактовых импульсов.

Цифровой фильтр работает следующим образом.

Пусть число членов импульсной характеристики h(n), необходимое для обеспечения требуемого качества фильтрации и записанное в ячейки блока 1 постоянной памяти, равно N„ т.е. h = О, 1, 2, ..., N — 1.

В реальных процессах входная последовательность X(m) гораздо длиннее h(n),,т.е.;.при m = О, 1, 2, М вЂ” 1 чаще всего M >> N, В цифровом фильтре используется. один из известных методов вычисления свертки длинной последовательности, а именно. метод перекрытия с суммированием ,,частичных сверток S секций длинной последовательности, причем хорошие

M результаты получаются при S

Длина каждой из частичных сверток при этом равна (2N — 1 ) отсчетам, т,.е. имеется участок длиной в (N

1) отсчетов, на котором две соседние частичные свертки перекрываются, поэтому их отсчеты на участ1 е перекрытия нужно сложить. Истинные . значения выходной посг довательнос,. ти фильтра будут после обработки (N — 1)-го входного отсчета.

В исходном состоянии нсе буферные регистры 2, 4, 6, 7, 9 и ячейки блока 8 оперативной памяти, состоящего из N ячеек, обнулены. По приходу первого X(0) отсчета входной последовательности X(m) на вход второго буферного регистра 4 блок 11 формиро вания тактовых импульсов сигналом с четвертого выхода записывает X(0) но второй буферный регистр 4, одновременно на первом выходе формируется адрес коэффициента h(0) и сигна40

45 произведений Я Х(т) h(n — m) первого истинного значения выходной последовательности Y(n ). После этого сигналом с четвертого выхода блока 11 но второй буферный регистр 4 записывается следующий отсчет Х(1) входной последовательности Х(ш), одновременно на первом выходе формируется адрес коэффициента h(0) и сигналом с второго выхода h(0) записывается в пер50

55 вый буферный регистр 2. На шестом выходе блока 11 устанавливается первый адрес (А1) блока 8 оперативной памяти, на седьмом выходе состояние "Считывание, а на первом— адрес коэффициента h(1). По окончании времени умножения произведение (Х(1) h(0 ) сигналом с пятого выхода блока 11 записывается в четвертый лом с второго выхода h(0) записынается н первый буферный регистр 2.

Таким образом, после первого такта на входах перемножителя 3 появляются значения h(0 ) и X(0). Пока идет время умножения на первом выходе блока 11 формируется адрес следующего коэффициента h(1). По истечении времени, необходимого для умножения, 10 которое при любой элементной базе больше времени выполнения остальных операций в устройстве, произведение

X(0) h(0 ) сигналом с пятого выхода блока 11 записывается в четвертый буферный регистр 7, одновременно с этим в первый буферный регистр 2 сигналом с второго выхода блока 11 записывается следующий коэффициент .

h(1) и на шестом выходе блока 11

20 устанавливается нулевой адрес (АО) блока 8 оперативной памяти, а на первом выходе блока 11 устанавливается адрес коэффициента h(2 ).

После прохождения произведения

X(0) h(0) через сумматор 5 (на его вторых входах в это время нули, т.е. пятый буферный регистр 9 обнулен) сигналом с третьего выхода блока 11 произведение X(0) h(0) записывается в третий буферный регистр 6 и при30 и Il знаком Запись на седьмом выходе блока 11 переписывается в нулевой адрес (АО) блока 8 оперативной памяти. Аналогично происходит процесс образования и прохождения остальных произведений (Х(0)" h(n ) до тех пор, пока по адресу A(N — 1) блока 8 оператинной памяти не будет записано произведение Х(0) h(N — 1), которое является первым слагаемым суммы

1218454

20

55 буферный регистр 7, одновременно сигналом с восьмого выхода в пятый буферный регистр 9 записывается содержимое первого адреса (

3 вычисляется произведение X(1); h(1)., а на сумматоре 5 сумма Х(1).h(0) +

+<А1> = Х(1) h(0) + Х(0) h(1), на шестом выходе блока 11 устанавливается значение нулевого адреса блока

8 оперативной памяти. По окончании времени сложения в третий буферный регистр 6 сигналом с третьего выхода блока 11 записывается сумма X(1)h(0 )+

+ X(0) h(1 ), сразу после этого на шестом выходе блока 11 устанавливается значение адреса А2 блока 8 оперативной памяти и одновременно на седьмом выходе состояние Запись меняется на Считывание", а на первом выходе блока 11 устанавливается адрес коэффициента h(2). По окончании времени умножения произведение

Х(1) h(1) сигналом с пятого выхода блока 11 записывается в четвертый буферный регистр 7. Одновременно сигналом с восьмого выхода в пятый буферный регистр 9 записывается содержимое второго адреса ((А2)) блока 8 оперативной памяти и сигналом с второго выхода в первый буферный регистр 2 записывается коэффициент

h(2 ). Пока вычисляется очередное произведение и сумма, на шестом вы ходе блока 11 устанавливается значение адреса АО блока 8 оперативной памяти, после чего установкой на седьмом выходе состояния "Запись". сумма Х(!) h(0) + X(0) Ь(1) записывается по адресу АО. В общем случае обработку отсчета Х(1) входной последовательности X(m) условно можно представить в следующем виде: Х(1)х х h(n) + (А(п + 1)) An, где держимое адреса; знак " " обозначает операцию записи. По окончании обработки отсчета Х(1) по адресу

A(N — 2 ) будет записана частичная сумма (двух слагаемых) первого истинного значения выходной последовательности Y(n), а по адресу A(N—

1) будет записано произведение

Х(1) h(N — 1), так как адреса AN в блоке 8 оперативной памяти нет и имеется в виду при этом (AN> = О.

Эта произведение X(1) h(N — 1) является первым слагаемым суммы, определяющей первый член перекрывающего участка частичной свертки нулевой секции входной последовательности X(m), где m = О, 1, ..., К—

1 с первой секцией X(m), m N, N + 1, ..., 2N — 1. Все последующие отсчеты нулевой секции входной последовательности обрабатываются так.же как и Х(1). После обработки последнего отсчета X(N — 1) нулевой секции входной последовательности по нулевому адресу будет записано первое истинное значение Y(0 ) выходной последовательности Y(n ), в адресах Л(1), А(2), ..., A(N — 1) все значения частичной свертки перекрывающегося участка нулевой секции с первой секцией. Поэтому перед считыванием первого отсчета X(N) первой секции блок 11 по шестому выходу устанавливает нулевой адрес, по седьмому — признак Считывание", по восьмому записывает AO в пятый буферный регистр 9 и по девятому выходу выдает разрешение на вторые входы блока 10 элементов И для прохождения на выход значения Y(0).

После этого во второй буферный регистр 4 записывается значение X(N) и обрабатывается аналогично X(N — 1 ) с выдачей после обработки иа выход второго отсчета $ (1) выходной последовательности и т.д. до обработки последнего отсчета Х(Ч вЂ” 1) входной последовательности Х1

Статические регистры, в качестве буферных, обеспечивают конвейерную обработку входной последовательности отсчетов, когда все .операции обработки совмещены по времени с операцией умножения, что отличает hpep,— лагаемый цифровой фильтр от известных быстродействием, простотой и экономичностью. Для получения в фильтре низкой частоты частотной характеристики с полосой пропускания

0-45 Гц, переходной полосой 45-150 Гц и частотой следования входной последовательности 10000 Гц необходимо было испольэовать N = 263 коэффициента импульсной характеристики. В прототипе это потребовало применения

2N = 526 сдвиговых регистров, что на два порядка больше, чем в предлагаемом устройстве.

1218454

Составитель А.Осипович

Техред О.Неце Корректор М.Демчик

Редактор М.Дыпын

Заказ 1138/60 Тираж 818 Подписное

ВИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул.Проектная, 4

Формула изобретения

Цифровой фильтр, содержащий последовательно соединенные блок постоянной памяти, первый буферный регистр и перемножитель, между вторым входом которого и входом цифрового фильтра включен второй буферный регистр, последовательно соединенные сумматор и третий буферный регистр, а также блок оперативной памяти, блок элементов И,. выход которого является выходом цифрового фильтра, и блок формирования тактовых импульсов, первый, второй, третий и четвертый выходы которого подключены к входу считывания блока постоянной памяти, входу записи первого буферного регистра, входу записи третье" го буферного регистра и входу записи второго буферного регистра соответственно, отличающийся тем, что, с целью повышения надежности, в него введены четвертый буферный регистр, включеннный между выходом перемножителя и первым входом сумматора, и пятый буферный регистр, включенный между выходом блока оперативной памяти и первым

1б входом блока элементов И, объединенным с вторым входом сумматора, причем вход блока оперативной памяти подключен к выходу третьего буферного регистра, а вход записи четверто15 ro буферного регистра, входы записи и считывания блока оперативной памяти, вход записи пятого буферного регистра и второй вход блока элементов И соединены с пятым, шестым, седьмым, восьмым и девятым выходами блока формирования тактовых импульсов соответственно °