Устройство для преобразования фазовой модуляции сигнала в цифровой код

 

Изобретение относится к вычислительной и измерительной технике.Цель изобретения - повьшение точности преобразования. Устройство содержит формирователь 1 временных отметок фазомодулированного сигнала, элементы 2 и 3 совпадения, формирователь 4 временных отметок опорного сигнала, управляемый делитель 5 частоты, формирователи 6 и 8 импульсов, дифференцирующую цепь 7, реверсивный счетчик 9, счетчик 10, распределител 11 импульсов , регистры 12 и 13, сумматор 14, делитель 15 частоты на два, элемент 16 равнозначности, формирователь 17 коротких импульсов и шину записи 18. Введение в устройство реверсивного счетчика, счетчика, распределителя импульсов, двух регистров, сумматора, делителя частоты на два, элемента равнозначности и формирователя коротких импульсов позволило фиксировать уровень переменного цифрового результате чего отсутствуют искажения закона изменения фазы входного сигнала. 2 ил. i (Л to ю ю

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

50 4 Н 03 M 13/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3775436/24-21 (22) 23.07.84 (46) 23.03.86. Бюл. ¹ 11 (72) С.А. Суржинский, Д.N. Верник, Л.И. Дедюлина, Б.С. Седых и И.Н.Жигун (53) 621.317(088.8) (56) Авторское свидетельство СССР № 448596, кл. Н 03 К 13/20, 1974.

Авторское свидетельство СССР № 741460, кл. Н 03 К 13/20, 1980. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ФАЗОВОЙ МОДУЛЯЦИИ СИГНАЛА В ЦИФРОВОЙ

КОД (57) Изобретение относится к вычислительной и измерительной технике. Цель изобретения — повышение точности преобразования. Устройство содержит формирователь 1 временных отметок фаэомодулированного сигнала, элеменÄÄSUÄÄ 122()127 А ты 2 и 3 совпадения, формирователь

4 временных отметок опорного сигнала, управляемый делитель 5 частоты, формирователи 6 и 8 импульсов, дифференцирующую цепь 7, реверсивный счетчик

9, счетчик 10, распределитель 11 импульсов, регистры 12 и 13, сумматор

14, делитель 15 частоты на два, элемент 16 равнозначности, формирователь 1? коротких импульсов и шину записи 18. Введение в устройство реверсивного счетчика, счетчика, распределителя импульсов, двух регистров, сумматора, делителя частоты на два, элемента равнозначности и формирователя коротких импульсов позволило фиксировать уровень переменного цифрового кода в результате чего отсутствуют искажения закона изменения фазы входного сигнала. 2 ил.

12201

Изобретение относится к вычислительной и измерительной технике, в частности к преобразователям фаза — код, Цель изобретения — повышение точности преобразования путем фиксации среднего уровня переменного цифрового кода, в результате отсутствуют искажения закона изменения фазы входного сигнала, что позволяет использовать устройство для измерения ll0

Параметров фазовой модуляции с повышенной точностью, и расширяется область применения преобразователей фаза-код.

В устройстве обеспечивается привязка среднего уровня переменного цифрового кода и к заданному коду й, который соответствует коэффициенту деления управляемого делителя при отсутствии сигнала на входе устрой- 20 ства.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 временные диаграммы, поясняющие его работу. 25

Устройство для преобразования фазовой модуляции сигнала в цифровой код содержит формирователь 1 временных отметок фазомодулированного сигнала, элементы 2 и 3 совпадения, 30 формирователь 4 временных отметок опорного сигнала, управляемый делитель 5 частбты, первый формирователь 6 импульсов заданной длительности, дифференцирующую цепь 7, второй формирователь 8 импульсов заданной длительности, реверсивный счетчик 9, счетчик 10, распределитель 11 импульсов, два регистра 12 и 13, сумматор 14, делитель 15 частоты на два, элемент 16 равнозначности, фор- 4 мирователь 17 коротких импульсов, шину 18 записи.

Вход формирователя 1 временных отметок фазомодулированного сигнала и вход формирователя 4 временных отметок опорного сигнала являются входами устройства. Выход формирователя 1 временных отметок фазамодулированного сигнала соединен с входами элементов

2 и 3 совпадения. Последовательно

50 соединены формирователь 4 временных отметок опорного сигнала, управляемый делитель 5 частоты, формирователь 6 импульсов заданной длительности, дифференцирующая цепь 7, второй формиро- 55 ватель 8 импульсов заданной длитель ности, выход которого соединен с вторым входом элемента 3 совпадения. Вы2 2 ход формирователя 6 импульсов заданной цлительности подключен к второму входу элемента 2 совпадения. Выходы элементов 2 и 3 совпадения соединены соответственно с управляющими входами "-" и "+" управляемого делителя 5.

Вычитающий и суммирующий входы реверсивного счетчика 9 соединены соответственно с выходами элементов 2 и

3 совпадения. Последовательно соединены счетчик 10 и распределитель 11 импульсов, а также два регистра 12 и 13, информационные входы которых соединены с выходом реверсивного счетчика 9 с прецварительной установкой, а их управляющие входы подключены соответственно к первому и второму выходам распределителя 11 импульсов.

Последовательно соединены сумматор

14, делитель 15, элемент 16 равнозначности и формирователь 17 коротких импульсов, выход которого соединен с входом предварительной установки реверсивного счетчика 9, а вход записи последнего подключен к шине

18 записи. Выходы регистров 12 и 13 соединены с входами сумматора 14, а вход счетчика 10 подключен к выходу формирователя 4 временных отметок опорного сигнала. Выход реверсивного счетчика 9 соединен с вторым входом элемента 16 равнозначности и является выходом, устройства, 1 абота устройства поясняется временными диаграммами (фиг. 2), где буквами обозначены сигналы в соответ* ствующих точках схемы (фиг. 1).

Устройство работает следующим образом.

Входной ФМ сигнал со случайной начальной фазой и частотой о) преобразуется формирователем 1 по переходам через нуль (положительным или отрицательным) в последовательность коротких импульсов о, которые на элементах 2 и 3 совпацения сравниваются по временному положению с импульсами и и g (фиг. 2) соответственно. Импульсы 8 и Ь формируются иэ опорного сигнала частоты п v3 который преобразуется формирователем 4 в последовательность коротких импульсов

z и делится делителем 5 на и (фиг.24, если на его входах -" и "+ отсутствуют импульсы. При появлении импульсов g и е на выходах элементов

2 и 3 совпадения коэффициент деления управляемого делителя 5 изменяется, начиная от значения в сторону увели220127 4

Алгоритм работы устройства поясняется соотношением чения или уменьшения в зависимости от нарастания или убывания фазы входного ФМ сигнала.

Импульсы Ю и 5 получают фазовый сдвиг, соответствующий изменению коэффициента деления в каждом цикле.

При этом импульсы и е поступают на вычитающий и суммирующий входы реверсивного счетчика 9. Реверсивный счетчик 9 формирует переменный цифровой код и т, соответствующий закону изменения фазы входного сигнала.

На вход счетчика 10 поступают импульсы - с выхода формирователя 4.

На выходе счетчика 10 появляется импульс з, когда на его вход поступает количество импульсов, соответствующее половине периода Т фазовой модуляции входного r.èãíàëà.

Импульсы зк поступают на вход распределителя 11, который формирует импульсы и к, сдвинутые друг относительно друга на Т/2. Импульсами и к осуществляется вывод информации, записанной в регистры 12 и 13 с выхода реверсивного счетчика 9, соответственно т.: моменты времени t„, t (фиг. 2л), Соответствующие значения переменного цифрового кода г., записанные в регистры 12 и т

13 в моменты времени t „и складываются в сумматоре 1ч и усредняются делителем 15.

Полученный таким образом усредненный цифровой код й, поступает на один из входов элемента 16 равнозначности, на второй вход которого подан переменный цифровой код п с выхода реверсивного счетчика 9. При совпадении кодов пт и n,рз момент времени t> (фиг. 2 n) на выходе элемента

16 равнозначности появляется логический перепад М, из которого формирователем 17 формируется короткий импульс H, поступающий на вход пред-, варительной установки реверсивного счетчика 9. й, = n — (n Il) Формула из обретения

Устройство для преобразования фазовой модуляции сигнала в цифровой код, содержащее формирователи временных отметок фазомодулированного и опорного сигналов, два элемента совпадения, последовательно включенные управляемый делитель частоты и первый формирователь импульсов заданной длительности, дифференцирующую цепь, второй формирователь импуль. сов заданной длительности, при этом выходы формирователей импульсов заданной длительности подключены к входам двух элементов совпадения, вторые входы которых подключены к выходу формирователя временных отметок фазомодулированного сигнала, выход первого элемента совпадения соединен с первым управляющим входом управляемого делителя частоты, а выход второго элемента совпадения — с вторым управляющим входом управляемого делителя частоты, вход которого соединен с выходом формирователя временных отметок опорного сигнала, о т л и ч аю щ е е с я тем, что, с целью повышения точности путем фиксации сред40 него уровня переменного цифрового кода, в него дополнительно введены реверсивный счетчик, последовательно соединенные счетчик и распределитель импульсов, два регистра, информаци45 онные входы которых соединены с выходом реверсивного счетчика, а их управляющие входы подключены соответственно к первому и второму выходам распределителя импульсов, последова50 тельно включенные сумматор, делитель частоты на два, элемент равнозначности и формирователь коротких импульсов, выход которого соединен с входом предварительной установки реверсивного счетчика, а вход записи последнего подключен к шине записи, при этом выход формирователя временных отметок опорного сигнала соединен с

При этом с шины 18 записи в реверсивный счетчик 9 записывается постоянный цифровой код и соответствующий коэффициенту деления и управляемого делителя 5 в отсутствие сигнала на входе устройства.

В результате изменение цифрового

I кода 5»» нна а ввыыххоодде е ууссттррооййссттвваа, начи ная с момента времени t, происходит симметрично относительно заданного значения и (фиг. 2 n) .

Преимуществом предлагаемого устройства по сравнению с известным является наличие фиксированного среднего уровня переменного цифрового кода.

12201? 7

Составитель В. Шубин

Техред P.Сопко Корректор А Зимокосов

Редактор О. Бугир

Заказ 1332/бО Тираж 81б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб, д. 4/5

Филиал ППП "Патент"„ г. Ужгород, ул. Проектная, 4 входом счетчика, выходы регистров подключены соответственно к первому и второму вход ".. атора, выходы первого и второго элементов совпадения соединены соответственно с вычитающим и суммирующим входами "::сверсивного счетчика, выход которого подключен к второму входу элемента равнозначности и является выходом устройства.