Триггер на мпд-транзисторах

 

Изобретение относится к вычислительной технике и электротехнике и является дополнительным к основному авт.св. № 1058034. Цель изобретения - снижение потребляемой мощности. Триггер содержит первый и второй инверторы 1 и 2, ключ 3, третий и четвертый инверторы 13 и 14, дополнительные МДП-транзисторы 15 и 16. Затвор МДП- транзистора р-типа 4 ключа 3 соединен с прямым тактирующим входом 5, а затвор МДП-транзистора h-типа 6 ключа - с информационньм входом 8. Выходы инверторов 1 и 2, построенных на транзисторах 9 и 10, являются соответственно инверсным и прямым выходами 11 и 12. Триггер позволяет отключить в статической фазе режим записи цепи: тактирующий вход - транзистор второго инвертора - информационный вход. 1 ил. (Л ю 1C 00 со 4iii СО

CQ03 QQBETQHHX

СОЦИАЛ ИСТИЧЕСНИХ

РЕСГ1УБЛИН g 4 Н 03 К 3/353

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1058034 (21) 3755936/24-21 (22) 26.06.84 (46) 07.04.86. Бюл. 9 13 (72) С.Н.Косоусов, В.А.Максимов, Я.Я.Петричкович и В.Н.Филатов (53) 621.375.382 (088.8) (56) Авторское свидетельство СССР

Ф 1058034, кл. Н 03 К 3/286, 1982. (54) ТРИГГЕР HA МДП-ТРАНЗИСТОРАХ (57) Изобретение относится к вычислительной технике и злектротехнике и является дополнительным к основному авт.св. У 1058034. Цель изобретения— снижение потребляемой мощности. Трнг„SU„, 1223349 А гер содержит первый и второй инверторы 1 и 2, ключ 3, третий и четвертый инверторы 13 и 14, дополнительные

МДП-транзисторы 15 и 16 Затвор МДПтранзистора р --типа 4 ключа 3 соединен с прямым тактирующим входом 5, а затвор МДП-транзистора h-типа 6 ключа — с информационным входом 8.

Выходы инверторов 1 и 2, построенных на транзисторах 9 и 10, являются соответственно инверсным и прямым выходами 11 и 12. Триггер позволяет отключить в статической фазе режим записи цепи: тактирующий вход — транзистор второго инвертора — информа- д ционный вход. 1 ил. е

1223349

Изобретение относится к вычислительной технике и электротехнике и может быть использовано в качестве элемента универсальных и специали- зированных вычислительных машин и устройств.

Цель изобретения — снижение потребляемой мощности путем отключения в статической фазе режима записи цепи: тактирующий вход — транзистор второго инвертора — информационный вход.

На чертеже изображена схема электрическая принципиальная триггера на МДП-транзисторах.

Триггер на МДП-транзисторах содержит первый 1и второй 2 инверторы и ключ 3, выход первого инвертора 1 соединен с входом второго инвертора 2, а выход второго инвертора 2— с входом первого инвертора 1 и с выходом ключа 3, затвор МДП-транзистора Р -типа 4 ключа 3 соединен с прямым тактирующим входом 5, а затвор

NgII-транзистора н -типа 6 ключа 3— с инверсным тактирующим входом 7, вход ключа 3 соединен с информационным входом 8, выход первого инвертора 1 и выход второго инвертора 2, построенного на транзисторах 9 и 10 являются соответственно инверсным и прямым выходами 11 и 12, третий и четвертый инверторы 13 и i 4 и первый и второй дополнительные МДП-транзисторы 15 и 16, исток МДП-транзистора 9

Р-типа второго инвертора 2 соединен со стоком первого, дополнительного

МДП-транзистора !5, исток которого соединен с входом третьего инвертора 13 и с прямым тактирующим входом

5, а затвор — с выходом третьего инвертора 13, исток МДП-транзистора

10 н -типа второго инвертора 2 соединен со стоком второго дополнительного МДП-транзистора 16, исток которого соединен с входом четвертого инвертора 14 и с инверсным тактирующим входом 7, а затвор — с выходом четвертого инвертора 14.

Триггер на МДП-транзисторах работает следующим образом.

При наличии на прямом и инверсном тактирующих входах 5 и 7, комбинации сигналов 10, ключ 3 закрыт, на выходах инверторов 13 и 14 комбинация сигналов 01, транзисторы 15 и 16, следовательно, открыты и бистабильная схема, составленная инверторами

1 н 2, сохраняет информацию. Предположим, что на входе инвертора уровень логического нуля, а на информационном входе 8 — уровень логи5 ческой единицы, что соответствует режиму записи в триггер единичного уровня при наличии на прямом и инверсном тактирующих входах 5 и 7 комбинации сигналов 01, тогда начинает-. ся переключение триггера в единичное состояние и заряд емкости входа инвертора 1 происходит как через от10 крытый ключ 3, так и через открытые транзисторы 10 и 16. Далее срабатытает инвертор 1 и на его выходе устанавливается низкий потенциал, который закрывает транзистор 10 и открывает транзистор 9, так как инвер1 вень логического нуля и он открыт), образуется делитель напряжения в цепи: ключ 3 — транзисторы 9 и 15-прямой тактирующий вход 5, и уровень напряжения на входе инвертора 1 оказывается сниженным на величину

6U„, зависящую от соотношения сопротивлений в цепи делителя напряжения. Данное состояние в режиме запи25

30 си характерно для известного -триггера. Затем приходит высокий логический уровень через инвертор 13 и разрывает цепь делителя напряжения, закрывая транзистор 15, и потенциал входа инвертора 1 повышается до уровня питания. Тем самым устанавливается потребление мощности из-за протекания тока по цепи делителя напряжения.

При подаче на прямой и инверсный тактирующие входы 5 и 7 комбинации сигналов 10 триггер переходит в ре- жим хранения информации.

При подаче на информационный вход 8 уровня логического нуля и на

40 прямой и инверсный тактирующие входы 5 и 7 комбинации 01 происходит запись нуля в триггер. При этом процессы протекают аналогично процессам при записи в триггер логической

50 единицы.

Формула изобретения

Триггер на МДП-транзисторах по авт.св. В 1058034, о т л и ч а— ю шийся тем, что, с целью снижения потребляемой мощности, в него введены третий и четвертый инверто55 торы 13 и 14 еще не сработали

20 (на затворе транзистора 15 уро1223349

Составитель А.Кабанов

Техред Н.Бонкало Корректор А.Обручар .

Редактор А.Сабо

Заказ 1723/58 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4 ры и первый и второй дополнительные

МДП-транзисторы, причем третий инвертор и переход затвор — сток первого дополнительного МДП-транзисто,ра включены последовательно между прямым тактирующим входом и истоком

МДП-транзистора P -типа второго инвертора, исток первого дополнительного МДП-транзистора соединен с входом третьего инвертора, четвертый инвертор н переход затвор — сток второго дополнительного M@II-транзистора включены последовательно между ин5 версным тактирующим входом и истоком МДП-транзистора -типа второго инвертора, исток второго дополнительного МДП-транзистора соединен с входом четвертого инвертора.