Система связи с многоосновным кодированием

 

Изобретение относится к технике связи, к системам передачи информации с ограниченным частотным и энергетическим потенциалами. Увеличивается скорость передачи информации . Система содержит на передаю-, щей стороне источник сигналов, блок дифференциального кодирования, преобразователь сигналов, формирователь коммутирующих последовательностей , генератор несущей частоты, блок .управления сдвигом фаз, фазовый модулятор , усилитель мощности, генератор тактовых импульсов, делитель частоты, блок раздельного дифференциального кодирования (БРДК). На приемной стороне блок предварительного усиления и селекции, многоканальный коррелятор, блок выбора максимального сигнала , два дешифратора, блок восстановления кодовых комбинаций, блок восстановления несущей частоты, формирователь опорных сигналов, блок синхронизации, приемник сигна лов, блок раздельного относительного декодирования (БРОД). Скорость увеличивается введением на передакгщей части БРДК, а на приемной части БРОД. 2 ил. 9 ГО tc со 00 с ел

Ъ

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (!9) (! )) (5))4 Н 04 J 1/00

i

ОПИСАНИЕ ИЗОБРЕТЕН

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ (54) СИСТЕМА СВЯЗИ С МНОГООСНОВНЬ)М

КОДИРОВАНИЕМ (57) Изобретение относится к технике связи, к системам передачи информации с ограниченным частотным и энергетическим потенциалами. Увеличивается скорость передачи информации. Система содержит на передаю-. щей стороне источник сигналов, блок (21) 3650197/24-09 (22) 06.10.83 (46) 07.04.86. Бюл. Ф 13 (72) В.И. Долгов, И.В. Рогожин, В.Д. Пашовкин, А.В. Брезгунов, А.С. Оводков и А.Ю. Хороненко (53) 621.394.49 (088.8) (56) Балакришман А.В. Статистическая теория связи и ее приложения..

М.: Мир, 1967, с. 72-94.

Авторское свидетельство СССР

Ф 1069175, кл. Н 04 J 1/00, 1983. дифференциального кодирования, преобразователь сигналов, формирователь коммутирующих последовательнос.тей, генератор несущей частоты, блок управления сдвигом фаз, фазовый модулятор, усилитель мощности, генератор тактовых импульсов, делитель частоты, блок раздельного дифференциапьного кодирования (БРДК). На приемной сто" роне блок предварительного усиления и селекции, многоканальный коррелятор, блок выбора максимального сигнала, два дешифратора, блок восстановления кодовых комбинаций, блок восстановления несущей частоты, формирователь опорных сигналов, блок синхронизации, приемник сигналов, блок раздельного относительного декодирования (БРОД). Скорость увеличивается введением на передаю щей части БРДК, а на приемной части

БРОД. 2 ил.

Изобретение относится к технике связи, а именно к системам передачи информации .с ограниченным частотным и энергетическим потенциалом.

Цель изобретения - увеличение скорости передачи информации.

На фиг. 1 изображена структурная электрическая схема передающей части системы связи с многоосновным кодированием; на фиг. 2 - структурная электрическая схема приемной части системы связи с многоосновным коди12233

25

Система связи с многоосновным кодированием работает следующим образом.

Последовательность двоичных символов (фиг.l) с выхода источника

1 сигналов поступает в блок 2 дифференциального кодирования и в блок

11 раздельного дифференциального кодирования, В блоке 2,дифференциаль- 4 ного кодирования осуществляется преобразование двоичных данных в новую последовательность двоичных символов взаимообусловленного вида.

Эта последовательность символов поступает в преобразователь 3 сигналов.

С выхода преобразователя 3 сигналов (в параллельном коде) эта /последовательность двоичных символов поступает на формирователь 4 коммутирующих последовательностей, на другой вход которого поступают импуль-. сы с выхода делителя 10 частоты, рованием.

Система связи с многоосновным ко-, дированием содержит источник 1 сигна- 1 лов, блок 2 дифференциального кодирования, преобразователь 3 сигналов, формирователь 4 коммутирующих после довательностей, генератор 5 несущей частоты, блок 6 управления 20 сдвигом фаз, фазовый модулятор 7, усилитель 8 мощности, генератор 9 тактовых импульсов, делитель 10 час-. тоты, блок 11 раздельного дифференциального кодирования, блок 12 предварительного усиления и селекции, многоканальный коррелятор 13, блок 14 выбора максимального сигнала, первый дешифратор 15, блок 16 восстановления кодовых комбинаций, щ0 блок 17 восстановления несущей частоты, формирователь 18 опорных сигналов, второй дешифратор 19, блок

20 синхронизации, приемник 21 сигналов, блок 22 раздельного относительного декодирования.

85 2 формируемые из тактовой частоты путем ее деления на четыре. Формирователь 4 коммутирующих последовательностей анализирует четырехразрядные комбинации, если поступила комбинация нечетного типа (по количеству единиц или нулей), то на выходе формирователя 4 коммутирующих последовательностей формируется сигнал признака "Нечет", который поступает в блок 2 раздельного дифференциального кодирования.

Из сигнала "Нечет" формируются в формирователе 4 коммутирующих последовательностей коммутирующие последовательности, соответствующие несущему колебанию типа соз(д, и з пд,й. Эти коммутирующие последовательности . используются для управления сдвигом фазы несущего колебания и для разделения исходного потока данных, поступающего на вход блока ll раздельного дифференциального кодирования. В блоке 11 раздельного дифференциального кодирования осуществляется задержка последовательности двоичных символов, поступающая с выхода источника сигналов, задержка необходима для согласования сигналов с выхода формирователя 4 коммутирующих последовательностей с информационной последовательностью двоичных символов, так как в преобразователе 3 сигналов преобразованная последовательность символов задержана на четыре такта. Затем задержанная последовательность двоичных символов в блоке 11 раздельного дифференциального кодирования делится на две последовательности при помощи коммутирующих последовательностей с последующим кодированием относительным (дифференциальным) методом информационных символов раздельно по двум идентичным каналам.

Полученные две последовательности суммируются в одну последовательность двоичных символов. Причем эта последовательность состоит из набора 16-ти четырехразрядных комбинаций: 8 комбинаций четного типа и 8 комбинаций нечетного типа. Сигнал признака "Нечет", задержанный на три такта, осуществляет преобразование нечетных четырехразрядных ком" бинаций в четные путем инверсии четвертого разряда нечетных комбинаций. Таким образом, на выходе блока

11 раздельного дифференциального

i 223 385 4 ний, принятых на текущем и предыдущем интервалах, определяет, относятся ли эти решения к несущей одного типа (sin u,t или cos и,t) или к несущим разных типов (sin M t и созИ,t либо совы,t и з1.пи,t), и формирует на этой основе на своем выходе признак (импульс) принадлежности принятой текущей комбинации к комбинациям типа "нечет", а также коммутирующие последовательности, которые поступают на соответствующие входы блока

22 раздельного относительного декодирования. Отсутствие импульса на выходе второго дешифратора 19 соответствует приему комбинации типа

II чет

На завершающем этапе обработки в блоке 16 восстановления кодовых комбинаций на основе выходньг: сигналон первого дешифратора 15 и второго дешифратора 19 формируется восстановленная комбинация, которая в последовательном коде поступает д5 на вход блока 22 раздельного относительного декодирования, где осуществляется разделение этой последовательности двоичных символов на две при помощи коммутирующих последовательностей для раэдельного декодирования и окончательного воспроизведения принятой двоичной информации с последующей выдачей ее приемнику 21 сигналов.

На приемной стороне (фиг. 2) приходящий сигнал сначала поступает на блок 12 предварительного усиления и . селекции. Затем иэ принятого сигнала в блоке 17 восстановления несущей частоты и блоке 20 синхронизации выделяются синхропараметры — несущая частота, тактовая частота следования двоичных символов и цикловая частота следования комбинаций. На основе выделенных несущих, тактовых и цикловых частот в формирователе 18 опорных сигналов формируются копии передаваемых сигналов (опорные колебания), которые поступают н канал выделения информации. Оснонным элементом этого канала является многоканальный коррелятор 13 который вычисляет свертки принимаемого сигнала со всеми копиями (нремя интегрирования.Т =Т =4Т где Т вЂ” врео ц в в мя, отводимое на передачу каждого бита) и результаты вычисления корреляционных интегралов в моменты времени =кТ „, где к=1,2,..., число которых естественно совпадает с числом отличающихся сигналов, подаются на параллельные входы блока 14 ныбора максимального сигнала. На одном из выходов блока 14 формируется нормированный сигнал, фиксирующий номер канала, на выходе которого принимаемый сигнал дает максимальный выходной эффект. Сигналы с выходов блока 14 выбора максимального сигнала поступают на первый дешифратор 15 и второй дешифратор 19. Задачей первоro дешифратора 15 является преобразование нормированного импульсного сигнала на выходе блока !

4 в соответствующую этому выходу четырехразрядную комбинацию (комбинацию типа чет"). Вторбй дешифратор !

9 при этом на основе анализа решекодирования формируется последовательность двоичных символов, состоя, щая иэ набора 8 биортогональных четных четырехразрядных комбинаций, соответствующих несущему колебанию типа сон и, t u sin v, t. Этими выходными сигналами в фазовом модуляторе

7 осуществляется фазовая модуляция несущего колебания, прошедшего дополнительную обработку в блоке 6 управления сдвигом фаз. Результирующий сигнал усиливается н усилителе

8 мощности и подается н линию связи к приемной стороне.

Формула изобретения

Система связи с многооснонным кодированием, содержащая на передаю40 щей стороне последовательно соединенные источник сигналов, блок дифференциал ьно го кодирования, преобразователь сигналов и формирователь коммутирующих последова-.

45 тельностей, последовательно соединенные генератор несущей частоты, блок управления сдвигом фаз, фазовый модулятор и усилитель мощности, а также генератор тактовых импуль50 сов и делитель частоты, причем выход источника сигналон соединен с входом генератора тактовых импульсов, выход которого соединен с управляющими входами блока дифференциального кодирования, преобразователя сигналов и делителя частоты, выход делителя частоты соединен с управляющим входом формирователя

5 l2 коммутирующих последовательностеи, информационные выходы которого соединены соответственно с информационными входами блока управления сдвигом фаз, на приемной стороне система содержит последовательно соеди» ненные блок предварительного усиления и селекции, многоканальный коррелятор, блок выбора максимально-. го сигнала, первый дешифратор и блок восстановления кодовых комбинаций, а также блок восстановления несущей частоты, формирователь опорных сигналов, второй дешифратор, блок синхронизации и приемник сигналов, причем вход блока восстанов"ления несущей частоты соединен с выходом блока предварительного усиления и селекции и первым входом блока синхронизации, первый выход которого соединен с управляющими входами многоканального коррелятора, блока выбора максимального сигнала,первого дешифратора, второго дешифратора и первым управляющим вхбдом формирователя опорных сигналов, второй выход блока синхронизации соединен с вторым управляющим входом формирователя опорных сигналов и первым управляющим входом блока восстановления кодовых комбинаций, первый и второй выходы блока восстановления несущей частоты соединены соответственно с третьим управляющим входом формирователя опорных сигналов и вторым входом блока синхронизации, выход формирователя опорных сигналов соединен с вторым входом много23385 d канального коррелятора, а выход блока выбора максимального сигнала соединен с информационным входом второго дешифратора, выход которого

5 соединен с вторым управляющим входом блока восстановления кодовых комбинаций, о т л и ч а ю щ а яс я тем, что, с целью увеличения скорости передачи информации, на

1р передающей стороне введен блок раздельного дифференциального кодирования, сигнальный вход которого соединен с выходом формирователя коммутирующих последовательностей, прямой и инверсный выходы которого соединены соответственно с коммутирующими входами блока раздельного дифференциального кодирования, информационный вход которого соединен с выходом источника сигналов, выход генератора тактовых импульсов соединен с синхронизирующим входом блока. раздельного дифференциального коди-. рования, выход которого соединен с

25 вторым входом фазового модулятора, на приемной стороне введен блок раздельного относительного декодирования, выход которого подключен к входу приемника сигналов, а выход блока восстановления кодовых комбинаций соединен с информационным входом блока раздельного относительного декодирования, управляющий, первый и второй коммутирующие входы которо35 го соединены соответственно с вторым выходом блока синхронизации, первым и вторым дополнительными выходами второго дешифратора.

Составитель В. Пушкин

Редактор О. Бигур Техред О.Гортвай Корректор Л. Па ай

Заказ !725/59 Тираж 624 Поднисное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

))3035 ° Иосква, Ж-35, Раушская наб. ° д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4