Селекторный канал

 

Изобретение относится к области вычислительной техники и может быть использовано в ЭВМ для обмена информацией между оперативной памятью и внешними устройствами. Целью изобретения является повышение пропускной способности канала. Поставленная цель достигается тем, что в селекторный канал, содержащий блоки сопряжения с оперативной памятью, внешними устройствами и центральньм процессором, блок микропрограммного управления каналом, регистр обмена и узел формирования управляющих слов, введены регистры готовностей внешних устройств, регистр совпадения готоБностей, узел приоритета, регистр начатых обменов, регистр исходных состояний , регистр массы и регистр готовностей программы. 4 з.п. ф-лы, 8 ил. i т to О) 419 -Nj sj

СО1ОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 G 06 F 13 12

ГОСУДА СТВЕНН1 1й НОМИТЕТ СССР

fl0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /О

И ABTGPCHGMV СВИДЕТЕЛЬСТВУ (21) 3683820/24-24 (22) 30.12.83 (46) 23.04 86. Вюл. Ф 15 (72) А. И, Сальников, Г. Д. Соснин, Ю, М, Корбашов и А. Г. Хлюпин (53) 681.325(088,8) (56) Авторское свидетельство СССР

М -1029175, кл. С 06 F 3/04, !981.

Дроздов Е ° А. и др. 3ВМ единой серии. M.: Машиностроение, 1976, рис. !3.6-13.10. (54) СЕЛЕКТОРНЫЙ КАНАЛ (57) Изобретение относится к облас— ти вычислительной техники и может быть использовано в ЭВМ для обмена информацией между оперативной памя„„SU„„1226477 A тью и внешними устройствами. Целью изобретения является повышение пропускной способности канала. Поставленная цель достигается тем, что в селекторный канал, содержащий блоки сопряжения с оперативной памятью, внешними устройствами и центральным процессором, блок микропрограммного управления каналом, регистр обмена и узел формирования управляющих слов, введены регистры готовностей внешних устройств, регистр совпадения готовностей, узел приоритета, регистр начатых обменов, регистр исходных состояний, регистр массы и регистр готовностей программы. 4 з.п. фг-лы, 8 ил.

1226477

Изобретение относится к области вычислительной техники и может быть использовано в цифровых вычислительных машинах (ЦВМ) для обмена информацией между оперативной памятью и внешними устройствами.

Целью изобретения является повышение пропускной способности селекторного канала.

На фиг. 1 представлена блок-схема устройства; на фиг. 2-7 — функцио— нальные схемы блока сопряжения с оперативной памятью, блока сопряжения с центральным процессором, блока сопряжения с внешними устройствами, узла приоритета, блока управления канала и узла формирования управляющих слон; на фиг. 8 — блок-схема алгоритма блока управления канала.

Селекторный канал (фиг. 1) содержит регистр 1 обмена, блок 2 сопряжения с оперативной памятью, узел 3 формирования управляющих слов, блок

4 микропрограммного управления каналом, блок 5 сопряжения с центральным процессором, регистр б исходных состояний, регистр 7 начатых обменов, регистр 8 масок, регистр 9 готовности программы, регистр !0 готовности внешних устройств, узел 11 приоритета, регистр 12 совпадения готовностей, блок 13 сопряжения с внешними устройствами. Устройство обеспечивает обмен информацией с внешними устройствами по шинам 14 и 15 выхода и входа связи с внешними устройствами. Информация поступает из (в) внешних устройств через регистр I обмена и далее в (из) оперативную память (не показана) с выхода блока 2 под управлением сигналов с блска 4, который использует при работе управляющие слова, зафиксированные в узле 3. Служебные сигналы готовностей к обмену внешних устройств (ВУ), принимаемые в устройство по шинам

15, поступают через блок 13 на вход регистра 10.

Селекторный канал обеспечивает обмен информацией с набором внешних устройств (источников и потребителей информации) в соответствии с приоритетом подканалов. К каждому из подканалов через блок 13 и шины 14 и 15 может быть подключено одно или нес колько внешних устройств.

Селекторный канал имеет прямой доступ к памяти (на фиг. не покаS

liS

И

Блок 2 сопряжения с оперативной памятью содержит (фиг. 2) элементы

ИЛИ 17 и !8 первой и второй групп и шифратор 16 адреса для формирования адреса ячейки оперативной памяти по значению регистра 12 и по сигналам блока 4. Выход шифратора 16 адреса подключен к третьему входу элемен" тов ИЛИ 18, на вторые и первые входы которых поступают разряды кода адреса с блока 4 и выхода узла 3. Сигналы с выходов элементов ИЛИ 18 поступают на адресный регистр оперативной памяти (не показан). На элементы

ИЛИ 17 поступает информация с двух направлений: с регистра 1 и узла 3.

Выходы элементов ИЛИ 17 соединены с числовым регистром оперативной памяти. Информация с числового регистра оперативной памяти поступает на регистр 1 и узел 3. Для обеспечения временной диаграммы оперативной памяти в блок 4 поступает сигнал готовности от оперативной памяти (на чертеже не показан).

Блок 5 сопряжения с центральным процессором содержит (фиг. 3) дешифратор 19 адреса, элементы И 20-26 первой-седьмой групп и элементы

ИЛИ 27 группы. На элементы 20 поступает команда для канала с регистра команд процессора (не показан). На другие входы элементов И 20 поступает адрес канала из адресной части команды (в ЦВМ может быть несколько селекторных каналов). При операциях с адресуемыми регистрами номер регистра из адресной части команды поступает на дешифратор 19 адреса регистра, с выхода которого сигналы разрешения совместно с разрядами признаков (чтение, запись) из npoIIeccopa поступают на элементы И 21—

23 (считывание из регистра) и на элементы И 24-26 (запись в регистр) .

На вторые входы элементов И 21—

23 поступают соответственно значения регистров 6-9, которые с выхода элементов И 21 23 через элементы ИЛИ27 гоступают к буферным регистрам про— цессора (не показаны) . Обратно с буферных регистров процессора значе12 ние адресуемого регистра поступает на вторые входы элементов И 24-26 и далее соответственно на регистры 69.

Блок 13 сопряжения с внешними устройствами содержит (фиг. 4) группы усилителей-передатчиков 28 и 29, группы усилителей-приемников 30 и

31, элементы И 32-35 первой-четвертой групп, элементы ИЛИ 36 и 37 групп и элемент И 38. Среди принимаемых от ВУ служебных сигналов поступают сигналы готовности к обмену порцией информации. Эти сигналы фиксируются на регистре 10 внешних устройств.

Информация с регистра 1 обмена поступает через элементы И 32. Служебные сигналы с блока 4 поступают на усилители через элементы И 33. Информационные сигналы поступают на регистр

1 обмена через элементы И 34 и элементы ИЛИ 36; служебные сигналы поступают на блок 4 через элементы

И 35 м элементы ИЛИ 37. На вторые входы элементов И 32-35 поступают сигналы разрешения с регистра 12 совпадения готовности, обеспечивая селекцию подканалов. Среди служебньгх сигналов из блока 4 поступает сигнал опроса исходных состояний на вход элемента И 38, на другой вход кото- рого поступает значение регистра 6 исходных состояний. Выходной сигнал

"Исходное для BY" с элемента И 38 поступает наряду с другими служебными сигналами на первые входы элементов И 33 и далее передается в BY.

Узел ll приоритета содержит (фиг. 5) элементы И 39 первой группы (по числу подканалов) и элементы

И 40 второй группы. На вход каждого элемента И 39 поступают сигналы с соответствующих разрядов регистра 8 масок, регистра 9 готовности программы и регистра 10 готовностей внешних устройств. Узел 11 приоритета под управлением сигнала с блока 4 обеспечивает выбор старшего подканала из числа выставивших свои готов— ности и запись номера этого подканала в позиционном коде на регистр 12 совпадения готовностей.

Блок 4 управления канала может быть реализован на микропрограммном принципе и содержит (фиг. 6) постоянную память 41, дешифратор 42 адреса микрокоманды, счетчик 43 адреса микрокоманд и мультиплексор 44 адреса микрокоманд.

?6477 4

Блок 4 работает в соответствии с программой (фиг. 8), записанной в памяти 41.

В состав узла 3 формирования управляющих слов входят регистр 45

5 адрес-команды (первого управляющего слова-УС!), который в свою очередь, включает в себя два поля: поле адрескоманды для BY и поле признаков для канала, и регистр второго управляю10 щего слова (УС2), который выполняется на счетчике 46 слов и счетчике

47 текущего адреса, а также элемент

И 47, на один вход которого поступает значение счетчика 46, а на другой

15 вход — импульсы опроса с блока 4.

При этом по мере приема (выдачи) очередного слова происходит добавление "+1" в счетчик 47 и вычитание

"-1" из счетчика 46. При равенстве нулю значения счетчика 46 сигнал с его выхода на входе элемента И 47 разрешает пройти импульсу опроса счетчика 46 в блок 4.

Чтение адресуемого регистра 9 го25 товности программы, как и других адресуемых регистров, может производиться со стороны процессора через блок 5 сопряжения с процессором без прерывания работы канала с помощью инструкции "Чтение адресуемого ре— гистра". При этом в инструкции задается номер адресуемого регистра 6,8 или 9 и признак "Чтение" из этого регистра. Номер регистра 6,8 или 9

35 поступает на дешифратор 19, с выхода которого разрешающий сигнал подается на входы элементов И 21 — 23, а признак

II II

Чтение — на другие входы этих элементов. Открытым будут только те

40 элементы И 21 — 23, на входах которых имеется разрешающий сигнал с выходов дешифратора 19 адреса регистра.

Селекторный канал работает следующим образом.

Селекторный канал обеспечивает обмен с внеп!ними устройствами (BY) по группе подканалов в монопольном режиме, причем имеется возможность

50 прерывать обмен по одному подканалу обменом по подканалу, имеющему более высокий приоритет.

Обмен по псдканалу производится массивом слов. Первым словом массива при этом в BY выдается командное слово с различными признаками для

BY (адрес-команда для ВУ). Адрескоманда является чаc Tью управr! ÿ!0m!!õ

1226477 слов для канала (часть УС I) и фиксируется на узле 3.

Для фиксации подканалов,, с которыми обмен уже начат (соответствую— щая адресу команда вьдана),, используется регистр 7 начатых обменов, где позиционным кодом зафиксированы эти подканалы.

Селекторный канал может также устанавливать в исходное состояние

BY, ньдавая туда соответствующий служебный сигнал. Информацией для этой вьдачи служит содержимое регистра 6 исходных состояний, где в позиционном коде содержатся номера подканалов (одного или нескольких), которые необходимо установить в исходное состояние.

Работа канала происходит в соответствии с алгоритмом фиг. 7. После формирования массива управляющих слов УС1 и УС2 происходит запись содержимого на регистр 9 готовности программы, регистр 8 масок и регистр

6 исходных состояний. Запись производится со стороны процессора через блок 5 без прерывания работы канала с помощью инструкции "Запись в адресуемый регистр". При этом в инструкции адрес-команды задается номер ЗО адресуемого регистра (6,8 или 9) и признак Запись в этот регистр. Номер регистра поступает на дешифратор

19, который формирует разрешающий сигнал записи на признак Запись на входы элементов И 24-26. Запись произойдет только в тот адресуемый регистр канала 6,8 и 9, номер которого указан в инструкции и дешифрован дешифратором 19.

На регистре 10 фиксируются готовности BY, которые поступают от ВУ специальными сигналами в состане служебных сигналов через блок 13 сопряжения с внешними устройствами, а в последнем — через усилители-приемники 31 °

Далее со стороны процессора производится пуск селекторного канала с помощью инструкции "Пуск канала". 50

Код операции при этом поступает на элементы И 20, на другие входы которых подается сигнал адреса этого канала (так как каналов может быть несколько). Если в инструкции указан 55 код (адрес) этого канала, то код операции Пуск канала 1 поступает на блок 4 и в последнем устанавливается начальная микрокоманда операции обмена. Далее канал работает автономно под действием микрооперапий с блока 4. Остановить канал может только процессор путем выдачи инструкции

"Останов канала

В процессе работы канала блок 4 опрашивает регистр 6 исходных состояний путем вьдачи сигнала на вход элемента И 38, на другой вход которого поступает значение регистра 6.

Выходной сигнал Исходное для BY" с элемента И 38 поступает наряду с другими служебными сигналами на первые входы группы элементов И 33 и далее передается в BY через усилители-передатчики 29, Далее блок 4 управления подает сигнал на узел !1 приоритета, который определяет старший подканал из числа готовых к обмену. Номер выбранного подканала передается на регистр 12 совпадения готовностей, где сохраняется в течение всего времени обмена с выбранным подканалом.

По выбранному номеру подканала формируется адрес ячейки оперативной памяти (ОП), где хранится заказ на обмен (УС1 и УС2) для данного (выбранного) подканала. Адрес формируется в блоке 2 с помощью шифратора 16 адреса, на входы которого поступают сигналы с блока 4 регистра

12 совпадения готовностей. Сформированный адрес через элементы ИЛИ 18 поступает на адресный регистр оперативной памяти, По этому адресу значение УС! и УС2 записывается в узел 3.

Под воздействием сигналов с блока

4 часть УС1 (адрес-команда) передается на регистр 1 обмена и далее через блок 13 — в соответствующее ВУ (подключенное к данному подканалу).

Вьдача адрес-команды в BY происходит только в начале обмена для данного подканала.

При вьдаче адрес †коман в ВУ блок 4 заносит "1" н соотнетствующий разряд регистра 7 (связь на фиг, 1 не показана). При обмене очередным словом в блоке 4 анализируется состояние соответствующего разряда регистра 7 начатых обменов, исключая, таким образом, последующую выдачу адрес-команды для этого подканала.

Среди признаков, принимаемых в составе УС1, содержится признак на7 1 правления обмена "Прием-вьдача

Признаки из регистра 45 поступают в блок 4, где в зависимости от направления обмена производится ответвление микропрограммы: ветвь обеспечения приема слова и BY и ветвь обеспечения вьдачи слова в ВУ.

При приеме слова оно поступает от BY через блок 13 и далее через элементы И 34 и элементы ИЛИ 36 на регистр 1 обмена. Это слово записывается в оперативную память через элементы ИЛИ 17 на числовой регистр

ОП, Значение адреса записи в ОП поступает из счетчйка 47 текущего адреса. Адрес проходит элементы ИЛИ 18.

Через элементы ИЛИ 18 из поля призO каков регистра 45 передается также признак "Запись".

После записи в ОП, принятого из

ВУ слова, происходит модификация счетчика 47 текущего адреса и счетчика 46 слов.

При вьдаче слова в BY оно считы— вается из ОП на регистр 1 обмена по адресу, зафиксированному на счетчике

47. Адрес и признак "Считывание" поступают в ОП через элементы ИЛИ 18.

С регистра 1 обмена информационное слово .под воздействием сигнала с блока 4 поступает в БУ через элемен ты И 32 и усилители-передатчики 28.

При этом на вторые входы элементов

И 32 поступают коммутирующие сигналы с регистра 12 совпадения готовностей, обеспечивающие .коммутацию подканалов.. Далее, как и в случае приема слова, происходит модификация счетчиков 46 и 47.

После окончания обмена словом (прием или выдача) происходит анализ наличия признака прерываемости обмена по данному подканалу. Этот признак поступает из поля признаков регистра 45 в блок 4, где происходит анализ. Если признак есть, то с блока 4 анализируется на узле ll приоритета наличие более старших подканалов, чем выбранный, и готовых к обмену. При наличии более старшего подканала сигналом с блока 4 на шифратор 16 адреса передается в оперативную память адрес стандартной ячейки для,ранее выбранного подканала и признак Запись" через элементы ИЛИ 18.

По этому адресу в ОП записывается содержимое управляющих слов (текущее

226477 8

5 !

О !

50 значение) подачей сигнала с блока

4 на управляющие входы регистра 45

УС! и счетчиков 46 и 47. Далее происходит возврат к началу работы, но уже с более старшим подканалом. Если же более старшего подканала нет или не было признака прерываемости обмена для данного подканала,.происходит анализ количества слов, принятых (вьданных) по этому подканалу.

Если принятое (вьданное) количество слов равно заданному в узле 3, в стандартную ячейку оперативной памяти записывается конечное значение управляющих слов по адресу, формируемому в соответствии с описанным случаем, когда бып обнаружен более старший подканал. Если же слово не последнее, то в зависимости от признака Прием" или Вьдача происходит переход на подпрограммы соответственно приема или выдачи очередного слова.

После упаковки конечного значения управляюших слов в узле 3 происходит гашение (уст. в О") соответствующего разряда в регистре 9 готовности программы и в регистре 7 начатых обменов (связи установки в "0" на фиг. 1 не показаны). Если к этому времени не пришла инструкция на останов канала, происходит возврат к началу работы программы канала (организации обмена с другими подканалами).

Если приходит инструкция "Останов канала" для данного селекторного канала, то выполнение операции обмена прекращается и блок 4 останавливается.

Таким образом, предложенный селекторный канал обеспечивает практически полную автономность работы канала, который самостоятельно ведет обмен по всем заказанным подканалам и в соответствии с готовностями внешних устройств. Происходит совмещение во времени собственно обменов с программным управлением со стороны процессора приемом и вьдачей информации.

Формула изобретения!. Селекторный канал, содержащий блок сопряжения с оперативной памятью, информационно-адресный выход которого является выходом связи с оперативной памятью устройства, блок

26477 1О

55

9 12 сопряжения с внешними устройствами, первые информационные входы и выход которого являются соответственно входом и выходом связи с внешними устройствами устройства, а управляющие вход и выход соединены соответственно с первыми выходом микроопераций ивходом условия блока микропрограммного управленияканалом, второй вход условия которого подключен к вь1ходу команды блока сопряжения с центральным процессором, информационные вход и выход которого являются . соответственно входом и выходом связи с центральным процессором устройства, регистр обмена и узел формирования управляющих слов, первые информационные выходы которых соединены соответственно с первым и вторым информационными входами блока сопряжения с оперативной памятью, управляющие входы — соответственно с вторым и третьим выходами микроопераций блока микропрограммного управления каналом, четвертым выходом микроопераций, подключенного к управляющему входу блока сопряжения с оперативной памятью, третьим входом условий к второму информационному выходу узла формирования управляющих слов, первый информационный вход регистра обмена, информационный вход узла формирования управляющих слов и четвертый вход условий блока микропрограммного управления каналом образуют информационный вход связи с оперативной памятью устройства, отличающийся тем, что, с целью повышения пропускной способности селекторного канала, в него введены регистр готовностей внешних устройств, регистр совпадения готовностей, уэелприоритета, регистр начатых обменов, регистр исходныхсостояний, регистрмасок ирегистр готовностей программы, причем информационные входы-выходы регистраисходных состоя— ний, регистра маски и регистра готовностей программы подключены соответственно к первому, второму и третьему информационным входам †выходам блока сопряжения с центральным процессором, а их информационные выходы — соответственно с информационным входом регистра начатых обменов и с первым и вторым информационными входами узла приоритета, третьим информационным входом и выходом соединенного

2S

35 с выходом регистра готовностей внешних устройств и входом регистра совпадения готовностей, выход которого подключен к адресному входу блока сопряжения с оперативной памятью, управляющим входом регистра начатых обменов и адресным входом блока сопряжения с внешними устройствами, выходом готовности соединенного с входом регистра готовностей внешних устройств, вторыми информационными входом и выходом. — соответственно с вторыми информационными выходом и входом регистра обмена, а стробирующим входом — с выходом регистра исходных состояний, выход регистра начатых обменов соединен с пятым входом условий блока микропрограммного управления каналом, пятый выход микроопераций которого подключен к управляющему входу узла приоритета, третий информационный вход регистра обмена соединен с третьим информационным выходом узла формирования управляющих слов.

2. Селекторный канал по и. I, отличающийся тем, что блок сопряжения с оперативной памятью содержит две группы элементов

ИЛИ, выходы которых образуют информационно-адресный выход блока, и шифратор адреса, причем первые входы элементов ИЛИ первой и второй групп соединены с вторым информационным входом блока, а вторые входы — соответственно с первым информационным и управляющим входами блока, первый и второй входы шифратора адреса соединены соответственно с управляющим и адресным входами блока, а выход— с третьими входами элементов ИЛИ второй группы.

3. Селекторный канал по п. 1, отличающийся тем, что блок сопряжения с центральным процессором содержит семь групп элементов И, группу элементов ИЛИ и дешифратор адреса, причем выходы элементов И первой группы образуют командный выход блока, выходы элементов И второй, третьей и четвертой групп подключены соответственно к первым, вторым и третьим входам элементов .

ИЛИ группы, выходы которых образуют с информационный выход блока, первые входы элементов И первой и седьмой групп, вторые входы элементов И первой, пятой, шестой и седьмой групп и вход дешифратора адреса об. 1226477

10

20

30 разуют информационный вход блока, вторые входы элементов И второй, третьей и четвертой групп и выходы элементов И пятой, шестой и седьмой групп образуют соответственно первый, второй и третий информационные входы-выходы блока, третьи входы элементов И второй — седьмой групп подключены к группе выходов дешифратора адреса.

4. Селекторный канал по и. 1, отличающийся тем, что блок сопряжения с внешними устройствами содержит четыре группы элементов И, две группы элементов ИЛИ, элемент И, две группы усилителейприемников и две группы усилителейпередатчиков, причем выходы элемен.тов И первой и второй групп соединены через усилители-передатчики первой и второй групп с первым информационным выходом блока, первые входы элементов И третьей и четвертой групп соединены через усилителиприемники первой и второй групп с

0 первым информационным входом блока, а.выходы — соответственно с группами входов элементов ИЛИ первой и второй групп, выходы которых являются соответственно вторым информационным и управляющим выходами блока, выходы усилителей-приемников второй группы образуют выход готовности блока, первые входы элементов И первой группы являются вторым информационным входом блока, первые входы элементов И второй группы соединены с управляющим входом блока и выходом элемента И, первый вход которого соединен с управляющим входом блока, а второй вход соединен со стробирующим входом блока, вторые входы элементов И первой-четвертой групй образуют адресный вход блока.

5. Селекторный канал по п. 1, отличающийся тем, что узел формирования управляющих слов содержит регистр адрес-команды, счетчика слов, счетчик текущего ад. реса и элемент И, причем информационные входы регистра адрес-команды, счетчика слов и счетчика текущего адреса соединены с информационным входом узла, а группы выходов образуют второй информационный выход узла, выход регистра адрес-команды является первым информационным выходом узла, выход счетчика слов соединен с первым входом элемента И, второй вход и выход которого и управляющие входы регистра адрес-команды, счетчика слов и счетчика текущего адреса образуют управляющий вход узла.

1226477 и игпи

l 226477

Фиг. 7

1226477!

° Дал Ре Щ аД ю з

1 пут ноноло» (1

1 рг )77 аг,л с акр

lЬ» ее)ль — — Р— =- .=-: ф

» »,. ю,1

»»

7ана. HYMN О)7

IIe IIC !

Ij

Рг Иа де/6.

I » а,,а р g Jä дд 1 )

lava 4-)»,. УелМ ):, ;.р I c

Г 1

«Я »( л

» лноюз на. )ра8лент

» обмена у Д»й а ) 7пеи Вь)3орт из 0 акр нп Рг У ла офек Ре Ус прим аз ВУ на Ре

Выбача Pea ä BУ

)»

Нада," кацю адреса ц

Ся. слпд на Рг Уе налк аенас

Е ст

1. —

А;ализ с)парие !К щзез бра

3цтсь Рг УС1

Звано. w. 0П ) 3атеь РгУС 0 Ой ао ! афееа Nh (кане )нае, :зна+ ние) lfa eHue разряда PelT, Рг Н0

) Янал

1нала

: е

Pq=- .P

Составитель В, Вертлиб

Те :реп В,:».адар Корректор Л. Ференц

Редактор Т. Кугрьпг»ева

Заказ 2135/49

ВНИИПИ Государственного кс»митета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушска.я наб., д. -»/5

Подписное

Производственно-полиграфическое предприятие -. Уж о од, . П,, 4