Тактируемый @ -триггер

 

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах автоматики и вычислительной техники. Цель изобретения - повышение надежности и быстродействия К -триггера - достигается выполнением ведущего и ведомого триггеров 1 и 2 на двуистоковых транзисторах и включением параллельно транзисторам ведущего триггера 1 дополнительно двух двуистоковых транзисторов . J -триггер содержит переключающие транзисторы 3-5, 17 и 18, 19 - 22, шины - общую 6, питания 13 и 14, нагрузочные транзисторы 7 - 12, 15 и 16. При этом транзисторы 11, 9, (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

{51) 4 Н 03 К 3/353

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2 1) 3798564/24-2 1 (22) 11. 10. 84 (46) 23.04.86. Бюл. М 15 (71) Ереванский политехнический институт им. К. Маркса (72) С.О. Мкртчян (53)621.374(088.8) (56) Агаханян Т.М., Плеханов С.П. Интегральные триггеры устройств автоматики. N.. 1978, с. 349, рис.. 4.15. (54) ТАКТИРУЕМЫЙ Л:.-ТРИГГЕР (57) Изобретение относится к импульсной технике и может быть использовано

„„SU„„226618 А в цифровых устройствах автоматики и вычислительной техники. Цель изобретения — повышение надежности и быстродействия 1К -триггера — достигается выполнением ведущего и ведомого триггеров 1 и 2 на двуистоковых транзисторах и включением параллельно транзисторам ведущего триггера 1 дополнительно двух двуистоковых транзисторов. 1К -триггер содержит пере- ключающие транзисторы 3 — 5, 17 и 18, f9 — 22, шины — общую 6, питания 13 и 14, нагрузочные транзисторы 7 — 12, 15 и 16. При этом транзисторы 11, 9, 12266 18

10 12 15 7 8 и 16 являются квази- а стоки двуистоковых транзисторов

Ф р р Ф линейными нагрузочными транзисторами, гальванически развязаны. 1 ил. 2 табл.

Изобретение относится к импульсной электронике и может быть использовано в цифровых устройствах автоматики и вычислительной техники.

Цель изобретения - повышение на- 5 дежности и быстродействия тактируемого JK-триггера. путем выполнения ведущего и ведомого триггеров на двуистоковых транзисторах и включения параллельно транзисторам ведущего триггера дополнительно двух двуистоковых транзисторов.

На чертеже представлена электрическая схема предлагаемого JK-триггера. 15

Тактируемый JK-триггер на 1ЩП-транзисторах содержит ведущий и ведомый симметричные триггеры 1 и 2, первый, второй и третий переключательные транзисторы 3 — 5, затворы которых 20 соединены соответственно с шинами К, С и J а истоки и подложки — с общей шиной 6, стоки нагрузочных транзисторов 7,8 и 9, 10 ведущего и ведомого симметричных триггеров 1 и 2 и стоки первого и второго нагрузочных транзисторов 11 и 12 соединены с первой шиной 13 питания, затворы нагрузочных транзисторов 11 и 12 соединены с второй шиной 14 питания, тре- тий и четвертый нагрузочные транзисторы 15 и 16, затворы которых соединены с второй шиной 14 питания, стоки - с первой шиной 13 питания, подложки — с общей шиной 6, четвертый

З5 и пятый переключательные транзисторы

17 и 18, истоки и подложкй которых соединены с общей шиной 6, .исток первого нагрузочного транзистора 11 соединен с вторым стоком переключатель40 ного транзистора 19 инверсного плеча ведомого симметричного триггера 2, со стоком первого и первыми стоками второго переключательных транзисторов 3 и 4, с затвором четвертого

45 переключательного транзистора 17 и с подложкой переключательного транзистора 20 инверсного плеча ведущего симметричного триггера 1, исток второго нагрузочного транзистора 12 соединен с вторым стоком переключательного транзистора 21 приемного плеча ведомого симметричного триггера 2, с вторым стоком второго и со стоксм третьего переключательных транзисторов 4 и 5, с затвором пятого переключательного транзистора 18 и с подложкой переключательного транзистора 22 прямого плеча ведущего симметричногс триггера 1, подложка переключательного транзистора 19 соединена с истоком четвертого нагрузочного транзистора 16, с первыми стоками четвертого и пятого переключательных транзисторов 17 и 18 и с вторым стоком переключательного транзистора 22, подложка переключательного транзистора 21 соединена с вторыми стоками четвертого и пятого переключательных транзисторов 17 и

18, с истоком третьего накрузочного транзистора 15 и с вторым стоком переключательного транзистора 20, плечи ведомого симметричного триггера

2 являются выходами Ц и Ц

Транзисторы 11,9, 10„ 12, 15,7,8 и

16 являются квазилинейными нагрузочными транзисторами. Специфика двухстоксвых транзисторов в том, что их стоки гальванически развязаны.

Рассмотрим работу триггера. Докажем, что предлагаемый триггер реализ.,ет известную таблицу истинности

JK-триггера (табл. 1).

Таблица .1 к q (t) Операция

0 g (t-1) Хранение

Запись 0

Запись "1"

Т q (t -1) Счетный режим

Выход

19 21

22 (20

20

Формул а изобретения

12266

Принимаем позитивную логику, т.е. логическому "О" соответствует низкий уровень потенциала (напряжение — Е„), а логической "1" — высокий уровень потенциала (земля).

В табл. 2 приведены состояния основных транзисторов в статическом режиме, т.е. когда в JK-триггере хранится 1 или О.

Т аб лица 2 !О

1 Открыт Закрыт Закрыт Открыт

О Закрыт Открыт Открыт Закрыт

Пусть первоначально триггер находится в состоянии "О" (q = O) и необходимо записать н нем "1". На входы подаются сигналы J=1 К=О (табл. 1). При отсутствии синхроимпульса (С=О) транзистор 4 открыт и независимо от состояний транзисторов

3 и 5 в точках А и В (чертеж) имеется высокий уровень потенциала (U я

= U< 0) . Поэтому транзисторы 17 и 1Я заперты. Состояние ведущего триггера

1 устойчивое, так как подложки транзисторов 20 (U

Д

U = О). Состояние ведомого триггера 35

2 также устойчивое, так как он управляется объединенными стоками транзисторов 20,22,17 и 18. При поступле— нии синхроимпульса (С=1) транзистор

4 запирается и потенциалы в точках

А и В определяются состоянием транзисторов 3 и 5. Если J=1 К=О, то транзистор 3 открыт, а транзистор

5 заперт. Следовательно Uä =0 U — -Е, так как транзистор 19 открыт, 45 транзистор 1 заперт (в триггер записан О). Транзистор 22 запирается (следовательно транзистор 20 открывается) и транзистор 18 открывается.

На стоках транзистора 18, а следовательно, на подложках транзисторов

19 и 21 потенциал повышается, т,е. блокируется ведомый триггер 2. Таким образом, при поступлении синхроимпульсов (С= 1) ведущий триггер 1 пере- 55 ключается в состояние "1" (табл. 2), а ведомый триггер 2 сохраняет предыдущее состояние.

18 4

При снятии синхроимпульса (C=G) открывается транзистор 4 (П = U G) е" и блокируется ведущий триггер 1. По Э скольку триггеры 17 и 18 заперты, состояние ведомого триггера 2 определяется потенциалами стоков транзисторов 20 и 22. Так как транзистор 20 открыт, транзистор 22 заперт, на подложке транзистора 19 имеется низкий потенциал, а на подложке транзистора

21 — высокий. Поэтому транзистор 19 запирается, а транзистор 21 открывается, т.е. триггер переключа=-тся в состояние "1" (табл. 2). Таким образом за один такт синхроимпульса входная информация (J=1) записывается в триггер.

Когда J†= K= â то транзисторы 3 и 5 постоянно открыты (U =U и О) и изд менение ссстояния транзистора 4 (по синхроимпульсу) не влияет на потенциалы в точках А и В, а следовательно, на триггер. Этот случай соответствует режиму хранения информации (табл.1), Когда J=K=1, транзисторы 3 и 5 постоянно заперты и потенциалы в точках А и В однозначно определяются состоянием ведомого триггера 2. Если

1, то транзистор 21 открыт, и если С = 1, то U = -E» Ue, = О.

Поскольку транзистор 17 открыт, ведоmN триггер 2 заблокирован, а в ведущем триггере 1 транзистор 20 заперт, транзистор 22 открыт, т.е. записан

"О" (табл. 2). При снятии синхроимпульса (С=О) U = U .й О ведущий триггер 1 блокируется, а ведомый триг гер 2 принимает состояние ведущего триггера (транзистор 19 открывается, транзистор 21 запирается). Таким образом, триггер работает как двоичный счетчик.

Случай J = О, К = 1 аналогичен описанному (при J = 1, К = 1).

Таким образом, предлагаемый триггер реализует таблицу истинности

JK-триггера (табл. 1).

Предлагаемый триггер требует 17 транзисторов и не содержит последовательно включенные транзисторы. Поэтому при прочих равных условиях предлагаемое изобретение имеет большее быстродействие, чем известное.

Тактируемый Зк -триггер на МДПтранзисторах, содержащий ведущий и ведомый симметричные триггеры, пер1226618 ток второго нагрузочного транзистора соединен с вторым стоком переключательного транзистора прямого плеча ведомого симметричного триггера, с вторым стоком второго и со стоком третьего переключательных транзисторов, с затвором пятого переключатель. ного транзистора и с подложкой переключательного транзистора прямого плеча ведущего симметричного триггегера

Составитель А. Кабанов

Техред В.Кадар Корректор А. ТЯско

Редактор Н. Рогулич

Заказ 2146/57

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 вый, второй и третий переключательные транзисторы, затворы которых соединены соответственно с шинами К, С и J а истоки и подложки — с общей

Ф

5 шиной, стоки нагрузочных транзисто-ров ведущего и ведомого симметричных триггеров и стоки первого и второго нагрузочных транзисторов соединены е первой шиной питания, затворы всех нагрузочных транзисторов соединены с второй шиной питания, о т л и ч а ю шийся тем, что, с целью повышения надежности и быстродействия, в него введены третий и четвертый нагрузочные транзисторы, затворы которых соединены с второй шиной питания, стоки — с первой шиной питания, подложки — с общей шиной, четвертый и пятый переключательные транзисторы,истоки и подложки которых соединены с общей шиной, исток первого нагрузочного транзистора соединен с вторым стоком переключательного транзистора инверсного плеча ведомого симметричного триггера, со стоком первого и первым стоком второго переключательных транзисторов, с затвором четвертого переключательного транзистора и с подложкой переключательтранзистора инверсного плеча ведущего симметричного триггера, исра, подложка переключательного транзистора инверсного плеча ведомого симметричного триггера соединена с истоком четвертого нагрузочного транзистора, с первыми стоками четвертого и пятого переключательных транзисторов и с вторым стоком переключательного транзистора прямого плеча зедущего симметричного триггера, подложка переключательного транзистора прямого плеча ведомого симметрич:-ного триггера соединена с вторыми стоками четвертого и пятого переключательных транзисторов, с истоком третьего нагруэочного транзистора и с вторым стоком переключательного транзистора инверсного плеча ведущего симметричного триггера, плечи ведомого симметричного триггера являются выходами JK- триг