Устройство для контроля схем сравнения

 

Изобретение Относится к области автоматики и вычислительной техники и может быть использовано при реализации средства тестового диагностирования блоков дискретной техники. Целью изобретения является повьшение достоверности контроля путём обеспечения проверки цепей блокировки младших разрядов старшюш. Устройство содержит постоянный запоминающий блок, счетчик, регистры, дешифраторы, триггер , генератор импульсов, блок формирования сигнала ошибки. Цель достигается за счет применения микропрограммного формирования входных воздействий и управления устройством. 1 з.п. ф-лы, 2 ил., 2 табл.

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

69) 01) (51) 4 G 06 F ll/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITPN к двт0 СНомМ СвиДятКЛьСтам (21) 3791590/24-24 (22) 20.09.84 (46) 30.04.86. Бюл. У 16 (72) Н.Ф.Сидоренко, Г.Н.Тимонькин, В.С.Харченко, С.Н.Ткаченко и -С.П.Кирсанов (53) 681.3 (088.8) (56) Авторское свидетельство СССР

В 583436, кл. G 06 F 11/00, 1976.

Авторское свидетельство СССР В 767767, кл. 6 06 F 11/22, 1981. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СХЕМ

СРАВНЕНИЯ (57) Изобретение относится к области с автоматики и вычислительной техники и может быть использовано при реализации средства тестового диагностирования блоков дискретной техники.

Целью изобретения является повыпение достоверности контроля путем обеспе" чения проверки цепей блокировки младших разрядов старшими. Устройство содержит постоянный запоминающий блок, счетчик, регистры, дешифраторы, триггер, генератор импульсов, блок формирования сигнала ошибки. Цель достигается за счет применения микропрог раммного формирования входных воздействий и управления устройством. з.п. ф-лы, 2 ил., 2 табл.

1 1228107

Изобретение относится к автоматике и вычислительной технике и может на быть использовано при реализации дл средства тестового диагностирования фн блоков дискретной техники. 5 со

Цель изобретения — повышение достоверности контроля путем обеспече- вх ния проверки цепей блокировки млад- сх ших разрядов старшими. пр

Код А

Адрес ячейки Прошивка ПЗБ 2

ПЗБ2 22 23 24

Код В

RG5

0000

О О О 1

001 О

01 00

О 00000

1 00001

2 00010

00!110

О 1 0 1 1 О

011110

0000

I 000 0000 3 00011 100 1 10

1000 0001 4 00100 001 О 10

011

О 1 О

О 1 О

5 00101

6 00110

1000 00.10

1000 0100

1000 1000

7 00111 100 О 01

0100 1000 8 01000

0010 1000 9 01001

1 О О

1 О О

011

010

0001 000 1001010 001 1 00

0000 1000 110101! 000 1 00 0000 0100 1201100 011 О 00

0000 001 0 1301 101 01 0 О 00

0001 0001. 1501111 001 1 01

0010 0001 1610000 010 1 10

0100 0010 1810010 010 О 10

010001001910011011001

0001 О I 00 2110101 001 1 00

010 О 00

010 1 01

000100102210110

О О 1 О 23 1 О I 1 1

0010

0000 0000 2411000 000 О 11 е (ПЗБ) 2, счетчик 3 (адреса), первый 4 второй 5 и третий 6 регистры, первый

7 и второй 8 дешифраторы, триггер 9, Устройство для контроля схем сравнения (фиг.1) содержит схему 1 сравнения, постоянный запоминающий блок

На фиг. 1 изображена функциональя схема предлагаемого устройства я контроля схем сравнения; на г. 2 — временная диаграмма импульв, формируемых генератором.

В табл. 1 указаны подаваемые на оды контролируемой четырехвходовой емы сравнения и соответствующая им. ошивка ПЗУ 2.

Таблица 1

107

Код Ol

Код 10

А=В

А>В з 1 2 28 генератор 10 импульсов, блок формирования сигнала ошибки, содержащий элемент ll сравнения и элемент И 12, первый 13 и второй 14 элементы И, элемент ИЛИ 15. Кроме того, устройство содержит входы 16 и 17 пуска и сброса устройства, выход 18 ошибки устройства, выходы 19-21 "Меньше"

tl и

ll

Равно и Больше схемы 1 сравнения, второй, третий, первый выходы 22-24 !О

ПЗУ 2, выходы 25-28 дешифратора 7, второй и первый 29-30 выходы генератора 10 импульсов, блок 31 формирования сигнала ошибки .

Рассмотрим назначение элементов !5 .предлагаемого устройства для контроля схем сравнения.

Схема 1 сравнения является объектом контроля. Она предназначена для 20 сравнения и-разрядных двоичных чисел и форми.сования по результатам сравнения одного из трех возможных сигналов: А В - на выходе 19, А = Е на выходе 20 или A > B — на выходе

21; При правильной работе схемы 1 сравнения на ее выходах должен присутствовать один и только один единичный сигнал.

Постоянный запоминающий блок (ПЗБ)

2 предназначен для хранения кодов микрокоманд, обеспечивающих проверку схемы, 1 сравнения, информация

ПЗБ 2 представляет собой ПЗБ статического типа, т.е. информация на его выходах соответствует той ячейке памяти, адрес которой присутствует на входе ПЗБ 2, и держится на выходе до тех пор, пока на вход ПЗБ 2 подается соответствующий ей адрес. Микро- 40 команды, хранящиеся в ПЗБ 2, содержат каждая номер единичного разряда кода A и Ь (считывается на выходе

22 ПЗБ 2), разряд,.управляющий записью информации в регистры 4 или 5 (считы- 45 вается на выходе 23 ПЗБ 2) и номер выхода схемы 1 сравнения, на котором должен присутствовать единичный сигнал в данном такте контроля, либо код конца работы устройства (считы- 50 вается на выходе 24 ПЗБ 2). Для микрокоманд, хранящихся в ПЗБ 2, принято следующее кодирование. Нулевой код на выходе ПЗБ 2 соответствует нулевому коду регистра А (6), код 55

00....01 — коду 00....01 регистра А (B) код 00....010 — коду 0....010, код 00.. ° .011 — коду 00....0100 и

4 т.д. Для кодов на выходе 24 ПЗБ 2 принято следующее соответствие:

Код 00 Выход ПЗБ 2, А с В

Код 11 Конец работы устройства

Счетчик 3 адреса служит для формирования, хранения и выдачи адреса очередной микрокоманды, считываемой из ПЗБ 2. Он представляет собой двоичный суммйрующий счетчик, изме- нения состояний которого происходят по заднему фронту тактовых импульсов, поступающих на его счетный вход. Установка счетчика 3 в исход" ное состояние происходит при подаче на его вход R импульса сброса. который поступает на вход !7 сброса устройства.

Регистры 4 и 5 служат для приема, хранения и выдачи кодов A и Ь соот-" ветственно, подаваемых на входы схемы 1 сравнения при контроле. Запись информации в регистры 4 и 5 осуществляется по заднему фронту синхроимпульсов, поступающих на входы С ..

Сброс регистров 4 и 5 в ноль осуществляется по сигналу, подаваемому на вход R.

Регистр 6 предназначен для приема, хранения и записи номера выхода схемы 1 сравнения, на котороы должен быть единичный сигнал в данном такте контроля, либо кода конца работы устройства. Запись осуществляется по заднему фронту импульса, поступающего на вход С, а сброс регистра 6— при поступлении импульса на вход R

Дешифратор 7 предназначен для дешифрации кодов номера выхода Схемы 1 сравнения, на котором в данном такте контроля должен присутствовать единичный сигнал, либо кода конца работы устройства. На вход дешифратора 7 подается двухразрядньж двоичный код с выхода 21 ПЗБ 2. При коде 00 единица присутствует на выходе 24, при коде 01 — на выходе 25, при коде 10 — на выходе 26 и при коде 11 — на выходе 27 дешифратора 7 .

Дешифратор 8. служит для дешифрации номера разряда кода А или B, который должен быть равен единице.

Первый — n-й выходы дешифратора 8 подключены соответственно к первому—

1228107 и-му входам регистров 4 и 5. Нулевой выход дешифратора 8 свободен.

Триггер 9 пуска служит для пуска и останова устройства.

Он переключается в единицу при подаче сигнала "Пуск" .на вход 16 устройства и возвращается в исходное при обнаружении отказа контролируемой схемы 1 сравнения, в конце конт- 10 роля схемы 1 сравнения, либо при подаче сигнала "Сброс" на вход 17 устройства. Элемент ИЛИ 15 реализует дизъюнкцию этих сигналов и формируТаблица 2

Входы блока 31

Выход блока

19 20 21 25 26 27 29 31

0 0 1 0 0 1

0 0 1 0 I

0 1

0 0 1 0 0 1

0 0

1 0 0 1

0 1 0 1

0,0 1 1

При всех остальных наборах

Элементы И 13 и 14 управляют записью информации в регистры 4 и 5 соответственно.

Устройство для контроля схем сравнения работает следующим образом.

Перед началом работы все элементы памяти„. устройства устанавливаются в исходное (нулевое) состояние подачей сигнала "Сброс" на вход 17 устройства. При поступлении сигнала "Пуск" на вход 16 устройства триггер 9 устанавливается в единичное состояние и запускает генератор 10.

Первый импульс с выхода 29 генератора 10 поступает на блок 31 контроля, в результате чего проверяется правильность работы схемы сравнения на нулевых кодах А и 8 . По заднему фронту этого импульса записывается в регистр 4 код числа К, содержащий единицу в первом разряде ° Этот

В соответствии с табл. 2 блок 31 контроля построен на элементе 11 срав, нения и элементе И 12. На входы зле- 40 мента ll сравнения подаются сигналы с выходов схемы 1 сравнения и выходов 25-27 дешифратора 7. На выходе элемента 11 сигнал равен единице, если двоичные ходы, поступающие с 45 выходов схемы 1 сравнения и дешифратора 7 совпадают, и равен нулю в остальных случаях. Выход элемента 11 сравнения соединен с инверсным входом элемента И 12, на прямой вход которо-5О го подаются тактовые импульсы с выхода 29 генератора 10. Благодаря этому на выходе блока 3! контроля форми-... руется сигнал ошибки, если при поступлении тактового импульса на выходе 55 элемента 11 сравнения отсутствует единичный сигнал, т.е. схема 1 сравнения функционирует неправильно. ет сигнал сброса на вход R-триггера 9.

Генератор 10 импульсов служит для формирования последовательностей сдвинутых друг относительно друга импульсов, обеспечивающих синхронизацию работы устройства. Временная диаграмма работы генератора 5 представлена на фиг.2.

Блок 31 контроля служит для фор мирования сигнала ошибки, если схема

1 сравнения работает неправильно (см. табл.2) 107

7 1228 код хранится в нулевой ячейке ПЗБ 2.

Запись кода в регистр А определяет в этом случае наличие единичного сигнала на выходе 23 ПЗБ 2. С выхода 24

ПЗБ 2 одновременно записывается в регистр 6 код 10 соответствующий единице на выходе А Ь IT S 2 (фиг.2).

По тактовому импульсу с выхода 30 генератора 10 в счетчике 3 устанавливается адрес следующей (первой) ячейки !О

ПЗБ 2. Следующий импульс с выхода 29 генератора 10 поступает на вход блока

31 контроля в результате чего осуществляется проверка правильности 15

° работы схемы 1 сравнения на кодах, записанных в регистрах 4 и 5. По заднему фронту этого импульса в регистр

4 записывается очередной код (фиг.2). ,По очередному импульсу с выхода 30 20 генератора 10 в счетчике 3 устанавливается адрес следующей ячейки памяти ПЗБ 2.

Далее устроиство работает анало25 гично описанному.

В каждом такте работы устройства обновляется код только в одном иэ регистров 4 и 5 и осуществляется контроль правильности работы схемы

1 сравнения на этих кодах. Проверка

30 работы схемы 1 сравнения осуществляется при всех комбинациях кодов A и В, содержащих не более одной единицы. Это обеспечивает высокую достоверность контроля и одновременно вы- З5 сокое быстродействие устройства (малое время контроля). Высокая достоверность контроля достигается тем, что по каждому входу схемы 1 сравне ния проверяется ее срабатывание по 4О выходам А, А = Ь, А> Ь как при единичном, так и при нулевом сигналах, т.е. проверяются как цепи фор- . мирования единичных сигналов на выходах 19-21 схемы 1, так и цепи блокировки младших разрядов кодов

А (В) старшими разрядами кодов Ь (А)., Если хотя бы в одном такте контроля блок 31 контроля сформирует единичный сигнал, он поступит на выход 18 устройства, сигнализируя об ошибке в работе схемы 1 сравнения, а также через элемент ИЛИ 15 на вход

R-триггера 9 и остановит работу устройства.

Если схема 1 сравнения исправна, то в последнем такте в регистр 6 за- писывается код 11, который приведет к появлению на выходе 28 дешифратора

7 единичного сигнала (конец работы), который остановит работу устройства.

На этом процесс контроля заканчивается.

Формула и з о б р е т е н и я

1. Устройство для контроля схем сравнения, содержащее первый и второй регистры, триггер, генератор импульсов, блок формирования сигнала ошибки, выход которого является выходом ошибки устройства, выходы

"Равно", "Больше", "Меньше" контролируемой схемы сравнения соединены с первой группой входов блока формирования сигнала ошибки, выходы первого и второго регистров соединены соответственно с первым и вторым входами контролируемой схемы сравнения, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, оно содержит счетчик, третий регистр, постоянный запоминающий блок, два дешифратора, два элемента

И и элемент ИЛИ, причем вход сброса устройства соединен с входами сброса первого, второго и третьего регистров, счетчика и первым входом элемента ИЛИ, выход которого соединен с входом сброса триггера, установочный вход которого соединен с входом "IIycê устройства, а выход. — с входом запуска генератора импульсов, первый выход которого соединен с счетным входом счетчика, а второй выход — с первыми входами первого и второго элементов И и разрешающим входом блока формирования сигнала ошибки и синхровходом третьего регистра, информацион- . ные вход и выход которого соединены соответственно с первым выходом постоянного запоминающего блока и входом первого дешифратора, первый, второй и третий выходы которого соединены с второй группой входов блока формирования сигнала ошибки, а четвертый выход — с вторым входом элемента ИЛИ, третий вход которого соединен.с выходом блока формирования сигнала ошибки, выход счетчика соединен с адресным входом постоянного запоминающего блока, второй выход которого соединен через второй дешифратор с информационными входами первого и второго регистров, синхровходы которых соединены соответственно с выходами фиг.у .

Ф

Составитель Л. Горская

Техред И.Попович Корректор А. Обручар

Редактор В.Середа

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Заказ 2288/50

Производственно-полиграфическое предприятие, r.Óæãîðîä, ул.Проектная,4

9 12281 первого и второго элементов И, вторые входы которых соединены с третьим выходом -постоянного запоминающего устройства

2. Устройство по п.1 о т л и ч аю щ е е с я. тем, что блок 4ормирования сигнала ошибки содержит узел срав07 10 кения и элемент И, причем первая и рторая группы входов узла сравнения являются первой и второй группами входов блока, а выход соединен с первым входом элемента И, второй вход и выход которого соединены соответственно с разрешающим входом и выходом блока.