Устройство для управления транзисторным инвертором

 

Изобретение позволяет расширить диапазон регулирования устройства для управления транзисторным инвертором. Устройство содержит последовательно соединенные формирователь 6 временных интервалов, счетчик 7 и логический блок 8. Выходы блока 8 подключены к управляющим входам ключей 1, 2, 3, 4 инвертора, а также к входам управляемых делителей 9 и 10. Выход делителя 9 через интегратор 1 1 соединен с / 5-триггером, выход которого соединен с установочным входом ключа 13 сброса интегратора 11 и с входом блока 8. Возможность одновременного изменения коэффициентов деления делителей 9 и 10 позволяет сформировать большее количество импульсов, среднее за интервал модуляции значение которых пропорционально среднему за это время значению синусоидального напряжения , т. е. улучпшть качество выходного напряжения и при постоянном количестве импульсов в интервале расширить диапазон его регулирования. 2 ил. (Л 1чЭ ND 00 to о ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1228205

Ы) 4 Н 02 М 7 48

1 СКЯб Ц а g

13

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К д ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ Ь Д д) (+ # 8.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3754727/24-07 (22) 21.06.84 (46) 30.04.86. Бюл. № 16 (71) Куйбышевский институт инженеров железнодорожного транспорта (72) В. Т. Барабаш, В. В. Сазонов и IO. A. Волков (53) 621.314.27 (088?8) (56) Авторское свидетельство СССР

¹ 612369, кл. Н 02 М 7/48, 1978.

Авторское свидетельство СССР ¹ 748738, кл. H 02 М 7/49, !980. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

ТРАНЗИСТОРНЪ|М ИНВЕРТОРОМ (57) Изобретение позволяет расширить диапазон регулирования устройства для управления транзисторным инвертором. Устройство содержит последовательно соединенные формирователь 6 временных интервалов, счетчик 7 и логический блок 8. Выходы блока 8 подключены к управляющим входам ключей 1, 2, 3, 4 инвертора, а также к входам управляемых делителей 9 и 10.

Выход делителя 9 через интегратор 11 соединен с RS-триггером, выход которого соединен с установочным входом ключа 13 сброса интегратора 11 и с входом блока 8. Возможность одновременного изменения коэффициентов деления делителей 9 и 10 позволяет сформировать большее количество импульсов, среднее за интервал модуляции значение которых пропорционально среднему за это время значению синусоидального напряжения, т. е. улучшить качество выходного напряжения и при постоянном количестве импульсов в интервале расширить диапазон щ его регулирования. 2 ил.

1228205

Изобрет«>гие относится к электротехнике, а именно к преобразователям постоянного напряжения в переменное, и может быть использовано в электроприводе, для питания устройства автоматики и телемеханики.

Цельк> изобретения является расширение диапазона регулирования выходного напряжения преобразователя. !!3 фиг. представлена схема устройства; на фиг. 2 — временные диаграммы, поясняющие «го работу.

Инвертор может быть выполнен, например, по мостовой схеме на диод>го-транзисторных ключах, 4, одна, диагональ которого подключена к источнику входног о напряжения, а другая - к нагрузке 5.

Устройство для управления инвертором содержит посл«довательно соедин«нные формирователь 6 временных интервалов, счетчик 7 и логический блок 8, четыре выхода которого подклгочены к управляющих входам клгочей 1- 4 инвертора, управляемые делители 9 и 0 напряжений, входы которых подклгг»г«ггг>г к выходу блока 8. Выход управляемого делителя 9 через интегратор 11 подключен к входу порового блока 12 с

RS-триггером, выход которого соединен с установочн»гм входом ключа 13 сбросы интег- >5 ратора 11 и с входом блока 8.

К источнику 14 управляющего напряжения подклк>чен второй вход блока 12 и управляемый делитель 10, выход которого подключен к интегратору 15. Выход формирователя 16 соединен с R-входом триггера блока 12.

В качестве порогового элемента блока 12 может быть использован, например, однопереходный транзистор. Формирователь 6 может быть выполнен, например, на основе интегратора 5 и порогового элемента 16, вход которого подклгочен к установочному

Вхо,гу интг.грытора 15.

Устройство работа«т следующим образом. выхода делителя 10 на вход интегратора 15 формирователя 6 поступает наггряжение

UÄ = mIU, (1) где т> -- коэффициент деления делителя 10;

U — - напряжение па выходеисточIIика14

При этом на выходе интегратора 5 формируется напряжение UI; (фиг. 2). 45

Когда это напряжение достигает значения порога срабатывания порогового элемента 16, на выходе порогового элемента 16, т. е. на выходе формирователя 6, формируется импульс U>, устанавливающий интегратор 15 в исходное состояние, после чего процесс гговторяется.

Импульсы U6 поступают на вход сч«тчика

7 и Я-вход RS-триггера блока !2.

B начале каждого интервала на выходе

RS-триггера формируется импульс U>z, закрывающий ключ 13 интегратора 11. При этом на выходе интегратора 11 вырабаты>.га«тся напряжение U» (интегрируется Ь <>).

Напряжение U» поступает на вход порогового блока 12, имеющего порог срабатывания, пропорциональный «/ .

Когда напряжение на входе порогового блока 12 достигает значения напряжения его порога срабатывания. на входе одноп«реходного транзистора блокы 12 формируется импульс, поступающий на S-вход триггера блока 12, в результат«чего на ег.о выходе вырабатывается напряжение Ь >;, открывающее ключ 13. При этом ключ 13 шунтирует конденсатор интег.ратора 11 и вход порогового элемента блока 12 до окончания текущего игг г«рвала модуляции 7 .

С приходом с формирователя 6 следуюгцего импульсы процесс повторяется. При этом на выходе старшего разряда счетчика 7 формируются импульсы Iëèòåëüíoñòüþ

Т>/2, поступающие ны входы элементов

И вЂ” ИЛИ вЂ” НЕ блока 8 и на «I о выходы.

На первом из >годсоединенных к ключам 1 — 4 выходов блока 8 формируется напряжение U >, повторякнцееся напряжение г .,> на выходе счетчика, а на втором выходе — - напряж«Hèå

U, инверсное Ь I. На выходах блока 8, уп!э ывл яющих кл гоча ми 3 и 4, г орм ируютU;I= UIzUI >,/ UI)U H г>.г=

= U> b > V UI U». Таким образом, нагрузка

5 (фиг. 2) в течение времени / оказывается подключенной через ключи силового каскада к источнику входного напряжения, а в течение времени (Т вЂ” — t ) — закороченной клк>чами силового каскады. При постоянных U,, U„ II I>pe измен«нии во время коэффициентов деления m> делителя !0 и m> делителя 9 путем подключения разных резисторов второго плеча с помощьк> дешифратора блока 8 так, чтобы их отношение ггг>/ò2 изменялось по синусоидальному закону, средггее за период модуляции значение импульсов выходного напряжения пропорционально среднему за это же время значению синусоидального напряжения. Возможность одновременного изменения коэффициентов m> и тгь а следовательно, длительностей Т и t позволяет получи",ü за Т: минимальное значение импульсного «>апряжения за счет одноврем«нного ум«ньц>ения

t: и увеличения Т„, а максимальное — за счет одновременного увеличения г и уменьшения Т, и сформировать большее количество импульсов, среднее за интервал моду,.гяции Т значение которых пропорционально среднему за это время значению синусоидального напряжения, т. е. улучшить кач cTBo выходного напряжения при постоянном количестве импульсов в интервале и расширить диапазон его регулирования.

Интервалы времени, в течение которых на выходе формирователя 6 формируются короткие импульсы, используются для создания нулевой паузы при переключении ключевых элементов инвертора, что позволяет устранить сквозные токи и повысит.. КПД

1228205

Формула изобретения

111а

И15

U1Z

01

U2 он

1/."гие, 2

Составитель Б. Миронов

Техред И. Берес Корректор Л. Пилипенко

Тираж 631 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал Г1ПП «Патент», г. Ужгород, ул. Проектная, 4

Редактор И. Рыбченко

Заказ 2008/54 преобразователя, не создавая дополнительных устройств для организации такой паузы.

Применение устройства позволяет расширить диапазон регулирования выходного напряжения преобразователя, а также улучшить его спектральный состав, снизив уровень боковых гармоник в спектре.

Устройство для управления транзистор- 10 ным инвертором, содержащее источник управляющего напряжения, выход которого подключен к первому входу порогового блока, второй вход которого соединен с выходом интегратора с ключом сброса, вход интегратора соединен с выходом управляемого делителя входного напряжения, выход порогового блока соединен с входом ключа сброса интегратора и первыми входами логического блока, вторые, входы которого подключены к выходам счетчика, первые выходы логического блока соединены с управляющими входами управляемого делителя входного напряжения, вторые выходы предназначены для подключения к транзисторам инвертора, формирователь временных интервалов, выход которого соединен с вхо- 25 дом счетчика. отличающееся тем, что, с целью расширения диапазона регулирования, оно снабжено управляемым делителем управляющего напряжения, логический блок выполнен на дешифраторе и двух элементах И вЂ” ИЛИ вЂ” HE, а пороговый блок снабжен RS-триггером, причем выход источника управляющего напряжения соединен с входом формирователя временных интервалов через управляемый делитель управляющего напряжения, управляющий вход которого соединен с первым входом логического блока, которым является выход дешифратора, входы которого подключены к выходам младших разрядов счетчика, вторыми выходами логического блока являются выходы элементов И вЂ” ИЛИ вЂ” HE, реализующие ункции

Ф. (/1 = g; С/з = @i, L = ßU 9 QU; U = QU V QU, где Q выход старшего разряда счетчика;

U — выход порогового блока, входами порогового блока являются входы порогового элемента, выход которого соединен с S-входом RS-триггера, R-вход которого подключен к выходу формирователя временных интервалов, а выходы являются выходами порогового блока.