Способ деления частоты и устройство для его осуществления (его варианты)

 

Изобретение относится к импульсной технике. Может использоваться в устройствах автоматики и вычислительной те::ники. Цель изобретения - повышение быстродействия. Способ основан на логическом преобразовании входной последовательное71-7 ти синхронных инверсных импульсов и предусматривает их запоминание и логическое сравнение с выходными сигналами . При этом дпительность сии-, хронных инверсных импульсов формируют равной времени задержки появления выходного сигнала после воздействия входного. Устройство, реализующее способ и выполненное по первому варианту, содержит D-триггер 1, выполненный на элементах ИЛИ 9 и 11 и элементе совпадения 10, формирователи 2 и 3, входные шины 4 и 5. Повышение быстродействия достигается введением в устройство двух формирователей 2 и 3 и выполнением D-триггера однотактным. Устройство, реализующее способ, выполненное по второму варианту, и временные диаграммы , поясняющие работу обоих устройств , приводятся в описании изобретения . 3 с. и 1 9.п. ф-лы, 3 ил. (Л 7 Н J) л тг 1 го N5 00 ю о Фие.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Ш 4 Н 03 К 23/42

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3764906/24-21 (22) 05.07.84 (46) 30.04.86. Бюл. Ф 16 (72) О.Ю.Бровкин (53 ) 621 . 37 4. 4 (088. 8) (56) Титце У., Шенк К. Полупроводниковая схемотехника. М.: Мир, 1982, с ° 1 19.

Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. М.:

Советское радио, 1973, с. 73, рис. 3.6. (54) СПОСОБ ДЕЛЕНИЯ ЧАСТОТЫ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ (ЕГО

ВАРИАНТЫ) (57) Изобретение относится к импульсной технике. Может использоваться в устройствах автоматики и вычислительной те:ники. Цель изобретения — повышение быстродействия.

Способ основан на логическом преобразовании входной последовательнос„„Я0„„1228270 А1 ти синхронных инверсных импульсов и предусматривает их запоминание и логическое сравнение с выходными сигналами. При этом длительность син-. хронных инверсных импульсов формируют равной времени задержки появления выходного сигнала после воздействия входного. Устройство, реализующее способ и выполненное по первому варианту, содержит D-триггер 1, выполненный на элементах ИЛИ

9 и 11 и элементе совпадения 10, формирователи 2 и 3, входные шины 4 и 5. Повышение быстродействия достигается введением в устройство двух формирователей 2 и 3 и выполнением

D-триггера однотактным. Устройство, реализующее способ, выполненное по второму варианту, и временные диаграммы, поясчяющие работу обоих устройств, приводятся в описании изобретения ° 3 с. и 1 з.п. ф-лы, 3 ил.

1228270

Изобретение относится к импульсной технике и может быть использовано ь устройствах автоматики и вьэчис" лительной техники.

Цель изобретения — повышение 5 быстродействия °

На фиг,! приведены временные диаграммы, поясняющие способ деления частоты и работу устройств, для его осуществления; на фиг.2 и 3 — электрические функциональные схемы устройств для деления частоты по первому и второму вариантам соответс-.,венна, Способ деления частоты основан на логическом преобразовании входной последовательности синхронных инверсных импульсов (фиг.la,6) и заключается в их запоминании и логическом сравнении с выходными сигналами.

Длительность синхронных инверсных импульсов формируют равной времени t отклика (фиг.15,z) на входное воздействие, т.е. равной времени задержки появления выходного сигнала после

25 воздействия входного. При этом производят следующую логическую операцию: (a + б) (а + й) =- в

ЗО где а., а — входные последовательности синхронньгх инверсных импульсов в момент времеiH ь „. в — последовательности выход- 35 ных им ульсов (фиг.Iд,е) в момент времени в + — последовательность выходных импульсов (фиг. 1а) в момент вреиени t +i. 4О

Устройство для деления частоты по первому варианту содержит аднотактный П-триггер 1, инверсный выход которого соединен с его П-входои, а Я первый и второй тактовые входы через первый и второй формирователи 2 и 3 импульсов соединены с первой и второй входными шинами 4 и 5 соответственно. 50

Устройство для деления частоть; по второму варианту содержит однотактный D-триггер 1, инверсный выход каторага соединен с его В-входом, а первый и второи тактовые входы соединены с инверсным и с прямым выходами формирователя 6, вход которого соединен с входной шиной 5. При этом формирователь 6 импульсов может быть выполнен в виде элемента 7 совпадения и нечетного числа последовательно сс единенных инверторав 8, вход первсгo из которых соединен с входом формирователя 6 импульсов и с первым входам элемента 7 совпадения, второй .вход которого соединен с выходом последнего из инверторов 8, прямой и инверсный выходы — с прямым и инверсным выхадамн формирователя 6 импульсов.

Однотактный П-григгер 1 выполнен в виде первого элемента ИЛИ 9, первый вход которого соединен с первым тактовым входом однотактнога D-триггера I. D-вход последнего соединен с в-,.арым входом первого элемента ИЛИ 9, вьгход которого соединен с первым входам элемента совпадения IO, второй вход которого соединен с выходом второго .элемента ИЛИ 11, первый ахоп которого соединен с вторым тактовым входам аднатактнаго D-триггера 1, прямой выход которого соединен с вторым входом второго элемента ИЛИ 11 и с прямым выходом элемента совпадения

10, инверсный выход которого соединен с инверсным выходом аднотактного

D-триггера 1.

Устройство па первому варианту работает следующим образом, IIpsIMblE: входные импульсы (фиг 1 a) сформированные по длительности (фиг.16) формирователем 2, поступают на первый вход элемента 9 D-триггера 1. На второй вход элемента 9 постуГ пает сигнал (фиг. 1 е) с инверсного выхода D-триггера 1 . .Инверсные входные импульсы (фиг. I b ), сформированные па длительности (фиг. I z ), поступают на первый вход элемента 11 0тригг ра I, на второй вход элемента

9 поступает сигнал (фиг. 1 ) с прямо(I

†;о выхода элемента 10.

В резуль.-ате логического преобразования выходных сигналов элементов

9 и 11 выходные сигналы (фиг ° I,t . ) изменяются на противоположные и эапоминаются D-триггером 1 из-за пропадания ьходных воздействий на его первом и втором тактовых входах. Дпительность выходных импульсов на выходе формирователей 2 и 3 должна находиться н пределах от 0,6 да 1,4 времени 1 отклика. Изменение этой величины н сторону уменьшения приводит к неустойчивому переключению D-триггера 1, а в сторону увеличения — к

1228270 (а+ в) (а+ в) = в где а, а в, в в

+ появлению автогенераторных колебаний на выходах Э вЂ тригге 1.

Работа устройства по второму варианту отличается от работы устройства по первому варианту формированием последовательностей синхронных инверсных импульсов при помощи формирователя 6, При этом повышается стабильность работы устройства при изменении температуры окружающей среды и других дестабилизирующих факторов, так как длительность выходных импульсов формирователя следит за временем отклика D-триггера 1. формула изобретения!. Способ деления частоты, основанный на логическом преобразовании входных последовательностей синхронных инверсных импульсов, заключающийся в их запоминании и логическом сравнении с выходными сигналами, отличающийся тем, что, с целью повышения быстродействия, длительность импульсов последовательностей синхронных инверсных импульсов формируют равной времени отклика на входное воздействие и производят логическую операцию: входные последовательности синхронных инверсных импульсов в момент времени последовательности выходных инверсных импульсов в момент времени t„ последовательность выходных импульсов в момент времени t + (- время отклика).

2, Устройство для деления частоты, содержащее D-триггер, инверсный выход которого соединен с его D-входом, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродейст5 !

45 вия, в него введены первый и второй формирователи импульсов, а D-триггер выполнен однотактным и содержит первый элемент ИЛИ, первый вход которого соединен с первым тактовым входом однотактного D-триггера, D-вход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с первым входом элемента совпадения, второй вход которого соединен с выходом второго элемента

ИЛИ, первый вход которого соединен с вторым тактовым входом однотактного D-триггера, прямой выход которого соединен с вторым входом второго элемента ИЛИ и с прямым выходом элемента совпадения, инверсный выход которого соединен с инверсным выходом однотактного В-триггера, при этом первый и второй тактовые входы

D-триггера соединены через соответственно первый и второй формирователи импульсов соответственно с первой и второй входными шинами °

3. Устройство для деления частоты, содержащее D-триггер, инверсный выход которого соединен с его D-входом, о т л и ч а ю щ е е с " я тем, что, с целью повышения быстродействия, в него введен формирователь импульсов, а D — триггер выполнен однотактным, при этом первый и второй тактовые входыВ -триггера соединены соответственно с прямым и инверсным выходом формирователя импульсов, вход которого соединен с входной шиной.

4. Устройство по п.3, о т л и ч а ю щ е е с я тем, что формироваI тель импульсов содержит элемент совпадения и нечетное число последовательно соединенных инверторов, вход первого из которых соединен с входом формирователя импульсов и с первым входом элемента совпадения, инверсный и прямой выходы которого соединены соотв ет ственно с первым и вторым выходами формирователя импульсов, второй вход — с выходом последнего из инверторов.

Составитель А."îêîëîâ

Редактор Т.Митейко Техред И. Верес Корректор Т.Колб

Заказ 2297/58 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35„ Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4