Счетчик для вычитания

 

Изобретение относится к области автоматики и вычислительной техники . Цель изобретения - расширение функциональных возможностей. Счетчик содержит блок I синхронизации, регистр 2 сдвига, двоичный вычитатель 3, элементы 4-6 задержки, элементы 7-10 И, элементы 11 и 12 ИЛИ, элемент 13 НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, генераторы 15 и 16 одиночных импульсов и информационные входы 17 и 18. В описании приведена структурная схема блока I синхронизации . Введение в устройство генераторов одиночных импульсов, элемента ИСКЛЮЧАЮПЩЕ ИЛИ, элемента 12 ИЛИ и образование новых связей с элементами устройства позволяет производить счет одновременно по двум каналам.2 ил. 1 табл. (Л to to СХ) го Од ft

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ6ЛИК

1 у 4 Н 03 К 27/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ca< .фоат

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм из06Ретений и ОткРытий (21) 3714422/24-21 (22) 26. O l . 84 (46) 30.04.86.Бил. 9 16 (71) Ордена Ленина институт кибернетики им.В.11.Глушкова (72) В.Л.Баранов (53) 621.374.3 (088.8) (56) Авторское свидетельство СССР

Р 374643, кл. С 06 М 3/08, 1973.

Авторское свидетельство СССР

9 809584, кл. Н 03 К 27/00, 1981.

Авторское свидетельство СССР

У 756645, кл. Н 03 К 27/00, 1980. (54) СЧЕТЧИК ДЛЯ ВЫЧИТАНИЯ (57) Изобретение относится к области автоматики и вычислительной техники. 1(ель изобретения — расширение

„„Я0„„1228276 А1 функциональных возможностей. Счетчик содержит блок 1 синхронизации, регистр 2 сдвига, двоичный вычитатель 3, элементы 4-6 задержки, элементы 7-10 И, элементы 11 и 12 ИЛИ, элемент 13 НЕ, элемент ИСКЛ10ЧАЮЩЕЕ

ИЛИ 14, генераторы 15 и 16 одиночных импульсов и информационные входы 17 и 18. В описании приведена структурная схема блока 1 синхронизации. Введение в устройство генераторов одиночных импульсов, элемента ИСКЛЮЧА1ОЦЕЕ ИЛИ, элемента 12 ИЛИ и образование новых связей с элементами устройства позволяет производить счет одновременно по двум каналам.2 ил. 1 табл.

1228276

Изобретение относится к автоматике и вычислительной технике, предназначено для вычитания из десятичного числа двух последовательностей импульсов и может быть использовано в различных областях техники и промышленности для построения устройств дискретной автоматики, цифровых вычислительньх устройств и устройств измерения остаточного запаса в праjО цессе расхода однотипной продукции любой физической природы.

Цель. изобретения — расширение функциональных возможностей путем одновременного с ета по двум каналам.

На фиг.l изображена структурная схема счетчика для вычитания;

Счетчик для вычитания содержит блок 1 синхронизации, регистр 2 сдвига, двоичный вычитатель 3,, элементы

6 задержки, элементы 7 — 10 И, элементы 11 и 12 ИЛИ, элемент 13 НЕ, элемент ИСТОЧАЮЩЕЕ ИЛИ 14, генераторы 15 и 16 одиночных импульсов, информационные входы 17 и 18.

Первый, второй и третий выходы бпока 1 синхронизации соединены с входами синхронизации, ввода данных и управления регистра 2 сдвига соответственно, выход которого соединен с входом уменьшаемого двоичного вычитателя. Инйармационный вхоц регистра 2 сдвига соединен с выходом эле- 15 мента 7 И„ первый вход которого соединен через элемент 4 задержки с выходом элемента 8 И,. Выход ра-,ности двоичного вычитателя 3 соединен с первым входом элемента 9 И и через 4О элемент 5 задержки — с первым входом элемента 8 И, второй вход которого соединен с выходом элемента 13 НЕ и с вторым входом элемента 7 И. Вход вычитаемого двоичного вычитателя 3 45 соединен с выходом элемента ll ИХИ, первый вход которого соединен с выходом элемента 6 задержки. Четвертый вь1ход блока 1 синхронизации соединен с вторым входом элемента 9 И, выход SQ которого соединен с входом элемента НЕ l3. Выход займа двоичного вычитателя 3 соединен с первым входом элемента 12 ИЛИ, выход которого соединен с входом элемента 6 задержки.

Пятый выход блока 1 синхронизации соединен с входами синхронизации генераторов 15 и 16 одиночных импуль. сов, входы управления которыми соединены с информационньгми входами 17 и 18 счетчика для вычитания соответственно. Второй вход элемента 11 ИЛИ соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14, первый вход которого соединен с первым входом элемента 10 И и с выхоцом генератора 15 одиночных импульсов. Выход генера-ора 16 одиночных импульсов соединен с вторыми входами элемента ИСКЛЮЧАIОЩЕЕ ИЛИ 14 и эпемента 10 И, выход которого соединен с вторым входом элемента 12 ИЛИ.

Блок синхронизации, фиг.2) содержит генератор 19 тактовых импульсов, распределитель 20 импульсов, генератор 21 одиночньгх импульсов, Х-триггер 22, элементы 23 и 24 И.И, коммутаторы 25 — 28, выходные шины 29

33, которые являются первым, вторым, третьим, четв ртым и пятым выходами блока .синхронизации соответственно.

Выход генератора 19 тактовых импульс0p, соединен с входом распределителя 20 импульсов, выход последнего П:-го разряда которого соединен с входом синхронизации генератора 21 одиночных импульсов и нулевым входам триггера 22. Выходы с первого по и -й разряды распределителя 20 импульсов соединены через коммутатор

25 с входами элемента 23 ИЛИ. Выхо— ды 4 i-х разрядов распределителя 20 импульсов, где i = 1,2„...m, a 4ш= п, c0eäèíåíè с входами элемента

24 ИЛИ, выход которого соединен с, нформационным входом коммутатора

26 . Выход первого разряда распределителя 20 импульсов соединен с информационным входом коммутатора 27, Единичный вход TpHl ãåðà 22 соединен с зыходом генератора 2! одиночных импупьсов, вход управления которого соединен через коммутатор 28 с шиной нулевого сигнала счетчика.

Выходные шины 29 — ЗЗ блока 1 синхронизации соединены с выходами генератора l9 тактовых импульсов, элемента 23 HJIH, триггера 22, коммутатора 26 и коммутатора 27 соответственно. Выход генератора 19 тактовых импульсов соединен с входом синхронизации регистра 2 сдвига, входы ввода данных и управления которого соединены с выходом элемента 23 ИЛИ и прямым выходом триггера 22 соответственно. Второй вход элемента 9 И

1228276 соединен через коммутатор 26 с выходом элемента 24 ИЛИ. Входы синхронизации генераторов 15 и 16 одиночных импульсов соединены через коммутатор 27 с выходом первого разряда распределителя 20 импульсов.

Счетчик для вычитания работает следующим образом.

Генератор 19 тактовых импульсов блока 1 синхронизации формирует последовательность тактовых импульсов частоты f, из которых п-разрядный распределитель 20 импульсов формирует п последовательностей импульсов длительностью 1/f, периодом Т =

n/f и сдвинутых друг относительно друга на время г = 1/f.

Из последовательностей импульсов 4 х-х разрядов распределителя

20 импульсов, где i = 1,2,...m a

4m = n, элемент 24 ИЛИ формирует последовательность импульсов дли— тельностью 1/1, действующую с частотой 5/4. В режиме десятичного счета коммутатором 26 подключают выход элемента 24 ИЛИ к второму входу элемента 9 И, а в режиме двоичного счета коммутатором 26 подключают второй вход элемента 9 И к шине нулевого сигнала счетчика.

В режиме установки начального кода в регистре 2 сдвига коммутатором 27 подключают входы синхронизации генераторов 15 и 16 одиночных импульсов к шине нулевого сигнала счетчика, обеспечивая этим блокировку информационньгх входов 17 и 18 счетчика. Задание начального кода установки счетчика осуществляется с помощью коммутатора 25 в двоичнодесятичном или в двоичном коде в зависимости от режима счета десятичного или двоичного соответственно.

Коммутатором 25 в единичных разрядах кода начальной установки подключают выход соответствующего разряда распределителя 20 импульсов к входам элемента 23 ИЛИ, на выходе которого Формируется последовательный код начальной установки счетчика. В режиме десятичного счета начальный код установки задается в виде тетрад, где, = г /4, каждая из которых содержит четыре двоичньгх разряда и кодирует в двоичном коде

8-4-2-1 десятичные числа от 0 до 9 согласно таблице.

Десятичное число Двоичный код тетрады

О

2

4

6

8

00OI

0011

0101

0111

l0Î0

1001

15

В режиме двоичного счета начальный код установки задается в виде h -разрядного двоичного кода °

20 Таким образом, на выходе элемента 23 ИЛИ формируется последовательный двоично-десятичный или двоичный код начальной установки счетчика.

Запись кода начальной установки

25 в регистр 2 сдвига осуществляется с помощью коммутатора 28, выполненного, например, в виде кнопочного пере. ключателя, который запускает генератор 21 одиночных импульсов. Выходной импульс генератора 21 одиночных импульсов устанавливает триггер 22 на время п тактов, после которого триггер 22 сбрасывается в нулевое состояние импульсом и-ro выхода

35 распределителя импульсов ° Ha пря мом вьгходе триггера 22 формируется единичный < игнал длительностью п тактов, который поступает на вход управления регистра 2 сдвига.Под

40 действием тактовых импульсов генератора 19 тактовых импульсов в регистр

2 сдвига записывается последовательный код начальной установки счетчика, которьгй поступает с выхода элемента

45 23 ИЛИ на вход ввода данных регистра 2 сдвига. Последний содержит ь -2 разряда и дополняется до а-разрядов элементами 4 и 5 задержки на такт.

После записи код начальной установки счетчика хранится динамическим способом в цепи циркуляции кодов, образованной последовательнья соединением регистра 2 сдвига, двоичного вычитателя 3., элементов 4 и

5 задержки, элементов 7 и 8 И, которые открыты единичным сигналом, действующим на выходе элемента

13 НЕ.

1228276

Рассмотрим работу счетчика для вычитания в режиме десятичного счета, в котором на входы синхронизации генераторов 15 и 16 одиночных импульсов поступает через коммутатор

27 последовательность импульсов первого разряда распределителя 20 импульсов . Вычитание из кода начальной установки последовательностей импульсов, действующих на информаци- )0 сивых входах 17 и 18... счетчик для вычитания выполняет следующим образом.

Предположж, что в младшей тетраде двоично-десятичного кода íà- 15 чальной установки счетчика записан код 1001 (девять), а на оба информационных входа 17 и 18 поступили одновременно два импульсных сигнала, частота следования которых долж- 2Î на быть меньше величины fin. В

f этом случае генераторы 15 и 16 одиночных импульсов вырабатывают одновременно одиночные импульсы, сов— падающие с импульсами первого разря"» 25 да. распределителя 20 импульсов и действующие во время сдвига с выхода регистра 2 сдвига младшего разряда младшей тетрады кода начальной установки счетчика. Б первом такте 38 во время,цействия импульсов на выходах генераторов 15 и 16 одиночных импульсов, на выходе элемента ИСКЛЮЧЖОЩЕЕ ИЛИ 14 формируется нулевой сигнал, а на выходе элемента 10 И - импульсный сигнал, который через элемент 12 ИЛИ поступает на вход элемента 6 задержки на такт. Нулевые сигналы на выходах элемента 6 ",-адержки и элемента ИСКЛ10ЧАЮЩЕЕ ИЛИ 14 фор-uf) мируют на выходе элемента 11 ИЛИ нулевой сигнал во времй сдвига с выхода регистра 2 сдвига единичного сигнала первого разряда младшей тетрады кода начальной установки счетчик- ., который проходит без изменения двоичный вычитатель 3, и через элементы

4 и 5 задержки, элементы 7 и 8 И записывается в регистр 2 сдвига.

Во втором такте на выходе элемен- б та 6 задержки формируется единичный сигнал, который через элемент

11 ИЛИ поступает на вход вьгчитаемого двоичного вычитателя 3, на вход уменьшаемого которого в это время с выхода. регистра 2 сдвига сдвигается нулевой сигнал второго разряда младшей тетрады кода начальной vcтановки счетчика. На выходах разности и займа двоичного вычитателя 3 формир котся единичные сигналы, Единичный сигнал займа через элементы

12 ИЛИ,, элемент 6. задержки и элемент

11 ИЛИ в следующем такте поступает на вход вычитаемого двоичного вычитателя 3, который производит последова гельное двоичное вычитание сигна.. ла займа из следующих разрядов младшей те",ряды кода начальной установки счетчика, сдвигаемого с выхода регистра 2 сдвига. Сигналы разности с выхода разности двоичного вычитателя через элементы 4 и 5 задержки и элементы 7 и 8 И поступают на информационный вход регистра 2 сдвига. В результате в младшей тетраде код начальной установки 1001 (девять) меняется на код 0111 (семь), что соответствует вычитанию двух импульсов, действующих на информационных входах 17 и 18 счетчика.

Если спустя и тактов на информационные входы 17 и 18 счетчика вновь поступают импульсные сигналы, то текущий код 0111 (семь) в младшей тетраде, сдвигаемый с выхода регистра. 2 сдвига, изменяется на код 0101 (пять) таким образом, как было описано ранее.

Советчик для вычитания работает аналогичным ооразом до тех пор пока в результате вычитания на выходе разности двоичного вычитателя 3 во время сдвига с выхода регистра 2 сдвига четвертого разряда младшей тетрады не сформируе".ся единичный сигнал.

Б рассматриваемом слу чае это можеT произоити, когда с выхода регистра 2 сдвига на вход уменьшаемого двоичного вычитателя 3 поступает код младшей тетрады 0001 )один), а на и гфо)Змационные входы I / и 1 8 счетчи ка одновременно поступают импульсные сигналы. ко" îðûå вызывают форми— ровапие на выходе элемента 10 И импульсного сигнала во время сдвига с выхода регистра 2 сдвига первого разряда младшей тетрады. Импульсный сигнал с выхода элемен-а 10 И через элемент 12 ИЗБ„ элемент 6 задержки и элемент ll ИЛИ поступает на вход вычитаемого двоичного вычитателй 3, а во время сдвига второго разряда кода младшей тетрады с выхода регистра 2 сдвига — на вход уменьшаемого двоичного вычитателя 3. Б ре15

7 12282 зультате двоичного вычитания, которое последовательно во времени выполняется двоичным вычитателем 3, на его выходе разности формируется запрещенный код 1111 В этом случае во время сдвига четвертого разряда младшей тетрады с выхода регистра 2 сдвига на выходе элемента 24 ИЛИ блока 1 синхронизации Формируется импульсный сигнал, который через коммутатор 26 поступает на второй вход элемента 9 И.

Так как на выходе разности двоичного вычитателя 3 в это время действует единичный сигнал четвертого разряда запрещенного кода )ill то на выходе элемента 9 И формируется импульсный сигнал, который через элемент 13 НЕ блокирует элементы 7 и 8 И, запрещая этим передачу

20 единичного сигнала в торог о разряда запрещенного кода младшей тетрады с выхода элемента 4 задержки на информационный вход регистра 2 сдвига и единичного сигнала третьего разряда запрещенного кода младшей тетрады с выхода элемента 5 задержки на вход элемента 4 задержки. В результате в регистр 2 сдвига записывается в младшей тетраде вместо запрещенного кода )111 текущий код

30 результата 1001 (девять) .Поскольку в процессе Формирования двоичным вычитателем 3 запрещенного кода 1111 формируется сигнал займа из четвертого разряда младшей тетрады, который З5 через элемент 12 ИЛИ, элемент 6 задержки и элемент 11 ИЛИ поступает на вход вычитаемого двоичного вычитателя 3 во время сдвига с выхода регистра 2 сдвига первого разряда вто- 40 рой тетрады кода начальной установки счетчика, то двоичный вычитатель 3 уменьшает код начальной установки счетчика на одну единицу.

Дальнейшие вычисления во всех тет- 45 радах двоично-десятичного кода, сдвигаемого с выхода регистра 2 сдвига, осуществляется аналогичным образом в случае одновременного поступления на информационные входы 17 и 18 им- 50 пульсных сигналов.

Если импульсные сигналы на информационные входы 17 и 18 поступают последовательно во времени или только на один из информационных входов 55

17 или 18 счетчика, то элемент )0 И блокируется нулевым сигналом выхода, например, генератора 15 одиночных

76 8 импульсов, а на выходе элемента

ИСКЛЮЧАЮ! )ЕЕ ИЛИ )4 формируется импульсный сигнал выхода, например, генератора 16 одиночных импульсов.

Импульсный сигнал с выхода элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 14 поступает через элемент 11 ИЛИ на вход вычитаемого двоичного вычитателя 3 во время сдвига с выхода регистра 2 сдвига первого разряда младшей тетрады текущего двоично-десятичного кода.

Двоичный вычитатель 3 уменьшает текущий код младшей тетрады на единицу младшего разряда, а результат вычитания записывается через элементы 4 и 5 задержки и элементы 7 и 8 И в регистр 2 сдвига.

Дальнейшие вычисления выполняются счетчиком для вычитания аналогичным образом до окончания действия последовательности импульсов на информационных входах 17 и 18 счетчика.

В этом случае на выходах генераторов 15 и .16 одиночных импульсов формируются нулевые сигналы, которые поддерживают на входе вычитаемого двоичного вычитателя 3 нулевой сигнал. Двоично-десятичный код результата вычитания из кода начальной установки счетчика двух последовательностей импульсов Фиксируется динамическим способом в цепи циркуляции кодов через регистр 2 сдвига, двоичный вычитатель 3, элементы 4 и 5 задержки и элементы 7 и 8 И. В режиме двоичного счета с помощью коммутатора 26 блока 1 синхронизации блокируют элемент 9 И, который через элемент 13 НЕ поддерживает элементы 7 и 8 И в открытом состоянии. В результате двоичный код результата вычитания с выхода разности двоичного вычитателя 3 записывается беэ изменения в регистр 2 сдвига через элементы

4 и 5 задержки и элементы 7 и 8 И.

Формула изобретения

Счетчик для вычитания, содержащий регистр сдвига, двоичный вычитатель, первый, второй и третий элементы задержки, первый, второй, третий и четвертый элементы И, первый элемент

ИЛИ, элемент НЕ и блок синхронизации, содержащий генератор тактовых импульсов, распределитель импульсов, генератор одиночных импульсов, триггер, два элемента ИЛИ и четыре коммутатора, выход генератора тактовых импуль1228276

20

30 сов соединен с входами синхронизации регистра сдвига и распределителя игпульсов, выходы и разрядов которог о, где n — количество разрядов регистра сдвига, соединены через первый коммутатор с входами первого элемента ИЛИ блока синхронизации, выход которого подключен к входу ввода данных регистра сдвига, выход п-го разряда распределителя импульсов соединен с нулевым входом триггера и с входом синхронизации генератора одиночных импульсов блока синхронизации, вход управления которого соединен через второй коммутатор с шиной нулевого сигнала счетчика, вьгход генератора одиночных импульсов блока синхронизации соеДинен с ециничньм входом триггера, прямой выход которого соединен с входом управления регистра сдвига, выходы 4 i — х разрядов распределителя импульсов, где i = 1,2,..., m, a

Lm == n, соединены с входами второго элемента ИЛИ блока синхронизации, выход которого через третий коммутатор подключен к первому входу первого элемента И, выход первого разряда распределителя импульсов соединен с информационным входом четвертого коммутатора блока синхронизации, выход регистра сдвига — с входом уменьшаемого двоичного вычитателя, информационный вход регистра сцвига — с вьгходом второго элемента

И, первый вход которого соединен через первый элемент задержки с выходом третьего элемента И, выход разности двоичного вычитателя соединен с вторым входом первого элемента И и через второй элемент задержки — с первым входом третьего элемента И, второй вход которого объединен с вторым входом второго элемента И и соединен через элемент НЕ с выходом первого элемента И, вход вычитаемого двоичного вычитателя соединен с вьгходом первого элемента ИЛИ счетчика, первый вход которого соединен с выходом третьего элемента задержки, отличающийся тем, что, с целью расширения функциональггых возможностей путем одновременного счета по двум каналам, в него введены второй и третий генераторы одиночньгх импульсов, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ и второй элемент ИЛИ, причем выхоц займа двоичного вычитателя соединен с первым входом второго элемента ИЛИ счетчика, выход которога соединен с входом третьего элемента задержки, второй вход первого элемента ИЛИ счетчика соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого объединен с первым входом четвертого элемента

И и соединен с выходом второго генератора одиночных импульсов, выход третьего генератора одиночных импульсов соединен с вторыми входами элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ и четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ счетчика, выход четвертого коммутатора блока синхронизации соединен с входами синхронизации второго и третьего генераторов одиночных импуль. сов, входы управления которыми являются соответственно первым и вторым информационными входами счетчика.

1228276

Составитель О.Скворцов

Редактор Т. Митейко Техред И.Верес Корректор Т.Колб

Закаэ 2297/58 Тираж 81б

ВНИИНИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, !К-35, Рау пская наб., д .4/5

Подписное

Проиэводственно-полиграфическое предприятие,г.ужгород, ул.Проектная,4