Устройство для вычисления полиномов

 

союз советсних

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„.Я0„„1233140 А 1 (59 4 G 06 F 7/544

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3773693/24--24 (22) 16.07.84 (46) 23.05.86. Бюл. В 19 (72) M. Е. Желудкевич (53) 681.325(088.8) (56) Авторское свидетельство СССР

II 920714, кл, С Об Г 7/544, 1980.

Авторское свидетельство СССР

В 1026140, кл. G 06 Г 7/544, 1982.

61Е

q.("") и(„,1 кгде q (i, N), q,(i, N) и <Ф, (i, N)— дискретные ортогональные полиномы Лежандра соответственно нулевого, первого и второго порядка; i=O,...,N— номер текущей итерации; N — - количество итераций. Устройство содержит семь регистров сдвига 1 — 7, генератор 8 тактовых импульсов, первый, второй и третий сумматоры 9, 10 и 11, блок

12 управления,. триггер 13, блок 14 задержки и три ключа 15 — 17. В режиме ввода блок 12 заносит в регистры 1, 4, 5 значение параметра С =1, в регистр 2 — А=б/Н(11-1), в регистр !

3-- В=б/N-l, в регистр 7 — -В =2/N, в регистр 6 — 2R. Далее блок 12 переводится в режим вычислений полиномов по выражениям (I)-(3). 2 ил. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОЛИНОИОВ .(57) Изобретение позволяет выполнять одновременные вычисления дискретных ортогональных полиномов Лежандра до второго порядка вида:

cp,(i, N) - 1;

Ср(1 11) = Й 11

2i (2) Ф

-м ..

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Й ABTGPCHGMV СВИДЕТЕЛЬСТВУ

1233140 где q, (i, И), q,(i, И), Ч,(1. N) 1Е(О, N) дискретные ортогональные полиномы

Лежандра соответственно нулевого, первого и второго порядка; момент вычисления полинома;

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях в системах автоматического управления.

Целью изобретения является расширение класса решаемых задач за счет возможности вычисления дискретных ортогональных полиномов Лежандра. вто рого порядка.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 — структурная схема блока управления.

Устройство содержит регистры 1-7 сдвига, генератор 8 тактовых импульсов, первый 9, второй 10 и третий 11 сумматоры, блок 12 управления, триггер 13, блок 14 задержки, первый 15, второй 16 и третий 17 ключи.

Блок 12 управления содержит распределитель 18 импульсов,.шину 19 логического "0", первый 20, второй

21, третий 22 и четвертый 23 комму. таторы, блок 24 сравнения, триггер

25, первый 26, второй 27 и третий

28 элементы И, элемент ИЛИ 29, вход

30 запуска, вход 31 контроля, выход 32 управления режимом ввода, выхоц 33 управления режимом вычислений, первый 34, второй 35, третий 36, четвертый 37 и пятый 38 выходы группы выходов выбора текущего регистра сдвига, выход 39 задания начальных коэффициентов, элемент 40 задержки и элемент НЕ 41.

Устройство работает следующим образом.

Устройство вычисляет дискретные ортогональные полиномы Лежандра второго порядка:

Cp (i, И) = 1;

Ц (i И) - -- -:I °

21 (1)

61

q(i, И)

N(N-1 )

Ф

N-1

И вЂ” количество вычислений полинома на интервале длительностью NT

5 Т вЂ” период дискретности.

Введя обозначения

66 2

А= — ----; В= — —; С= l; В = — (2)

N(N1) И l N

1О и рассматривая изменение полиномов, когда i последовательно проходит значения от 0 до И, можно установить, что

qo(i, N) C;

15 q, (i, И) = — q„(i-l, И); (3)

cp,(1, И) = (21-1) А-В+ q2 (1-1, N), где ср, (О, N)=- -); с (О, N)=1;

",=1, 2,...„N„

В исходном состоянии в регистр 1

20 сдвига, " также в регистры 4 и 5 сдвига записывается прямой двоичный код параметра, в регистр 2 сдвига — коп, параметра A, в регистр 3 сдвига — обратный код параметра Ь в ре.гистр 7 сдвига — обратный код параметра P, в регистр 6 сдвига— значение 2 A. Триггер 13 находится в нулевом состоянии. Запись информации в регистры 1-7 сдвига выполняет—

:1п ся с помощью блока 12 управления следующим образом.

В режиме ввода исходных данных коммутатором 22 подключают выход элемента И 28 к Р-входу триггера 25.

Коммута.тором 23 выбирают один из ре35 гистров 1-7 сдвига. Распределитель 18 формирует íà и выходах и последовательностей импульсов длительностью Т, периодом Т=пТ о о и сдвинутых друг относительно друга на время ТО=1/f где Š— частота тактовых импульсов. С помощью коммутатора 20 набирают требуемьп1 двоичный код. Коммутатор 20 подключает в единичных разрядах соответствующий выход распределителя 18 к входу элемента

ИЛИ 29„ на выходе которого формируется последовательный двоичный код.

С помощью коммутатора 21 подают с выхода элемента НЕ 41 сигнал логи50 . - 11 ют ческой 1 на разрешающий вход элемента И 28, который пропускает на выход один импульс с n-ro выхода распределителя 18. Импульс через ком55 мутатор 22 устанавливает триггер 25 в единичное состояние„ в котором он находится и тактов и сбрасывается в нулевое состояние после окончания следующего импульса на и-м выходе

3 1 распределителя 18 ° Единичный сигнал прямого выхода триггера 25 открывает элемент И 26, через который последовательный и-разрядный двоичный код параметра поступает по выходу 39 блока 12 на входы регистров 1,4 и 5 сдвига. В результате под действием выходных сигналов генератора 8 тактовых импульсов в регистры 1,4 и 5 сдвига записывается двоичный код параметра С . Аналогичным образом в регистры 2,3,6 и 7 записываются соответствующие коды параметров A и 6 .

После ввода исходных данных в регистры 1-7 сдвига с помощью коммутатора 22 подключают выход элемента

И 28 к выходу 33 блока 12, который связан c S-входом триггера !3. Коммутатором 20 ус- àíàâëèâàåòñÿ код,,.соответствующий значению параметра С затем с помощью коммутатора 2! открывают элемент И 28, на выходе которого формируется импульс, устанавливающий триггер 13 в единичное состояние. Единичный сигнал с прямого выхода триггера 13 поступает на вход элемента !5, на другой вход которого в течение первого такта поступает код

I параметра A, так как в регистре 2 сдвига установлен данный код, а информация с регистра 6 сдвига, где записан код параметра 211, задерживается на один такт.

Под действием тактовых импульсов генератора 8 с регистров 3 и 7 сдвига информация в обратном коде поступает соответственно на входы элементов 16 и 17, на другие входы которых поступает единичный сигнал с прямого выхода триггера 13. Сигнал с выхода элемента 16 подается на вход сумматора 9, где суммируется с двоичным кодом параметра А и параметра С . В регистре l сдвига накапливается текущее значение, равное р,(1, N) = А-В+ (ря(0, 1!).

Сигнал с выхода элемента 17 поступает на вход сумматора 11, где суммируется с двичным кодом параметра

В регистре 5 сдвига накапливается текущее значение полинома первого порядка, но с обратным знаком

q,{l, N}=-( -C}= t(B — q (O, N)j .

Во втором такте на вход сумматора !О поступает код параметра 2А, который суммируется с кодом величины Й, содержащ ыся в регистре 2 сдвига. На выходе сумматора 10 появляется двоичный код, соответствующий величине

233140 4

ЗА, который накапливается в регистре 2 сдвига и йоступает на второй вход сумматора 9, на первый вход которого поступает предыдущее значение полинома, а на третий — обратный двоичный код величины Ь . В регистре 1 сдвига накапливается текущее значение полинома, равное

q (i, N) (2i-1)А-B+ qq(i-l,N) . (4) р В регистре 5 сдвига накапливается текущее значение полинома первого порядка, равное (1,(, Ы)=-(В - q,(i-l, N)

=-(iB -С), (5) !

5 где С=l.

В дальнейшем устройство функционирует аналогичным образом, реализуя соотношения (4 и 5) до тех пор, пока текущее значение полинома второй степени не достигнет значения, равного l. В случае равенства текущего значения полинома заданному значению на выходе блока 24 сравнения формируется сигнал логической "1, который открывает элемент И 27. Импульсный сигнал с выхода распределителя !8 импульсов через элемент И 27 проходит на выход 32, откуда поступает на вход триггера 13, сбрасывая его в нулевое состояние. Триггер 13 в нулевом состоянии закрывает ключи 15 — 17. В результате в регистре 1 сдвига фиксируется конечное значение полинома вторсй степени, а в регистре 5 сдвига — конечное значение полинома первой степени, но с обратным знаком. В регистре 6 сдвига содержится значение полинома нулевого порядка.

Количество разрядов регистров о — 7 сдвига выбирается иэ условия и 2.(+!), где m определяет размах представления параметров 2A, А, В, B

Максимальное значение не превышает

l2 (N=2), а минимальное значение определяется требуемым количеством значений полиномов (N) на интервале вычисления.

5ОФормула изобретения

Устройство для вычисления полиномов, содержащее генератор тактовых импульсов, блок задержки, три регистра сдвига, триггер, два сумматора, три ключа и блок управления, причем выход генератора тактовых импульсов соединен с входом запуска блока уп1233140 равления с синхронизирующими входами первого, второго и третьего регистров сдвига и с входом стробирования элемента задержки, выходы управления режимами ввода и вычислений блока управления соединены с входами сброса и установки триггера соответственно, выход которого соединен с управляющими входами с первого по третий ключей, выход и информационный вход первого ключа соединены с входом первого слагаемого первого и выходом второго сумматоров соответственно, выход и вход второго слагаемого первого сумматора соединены соответственно с информационным входом и выходом первого регистра сдвига, первый, второй и третий выходы группы выходов выбора текущего регистра сдвига блока управления соединены с входами разрешения записи первого, второго, третьего регистров сдвига соответственно, входы записи начального кода которых соединены с выходом задания начальных коэффициентов блока задания данных, а выход третьего регистра сдвига соединен с информационным входом этого регистра сдвига, причем блок управления содержит распределитель импульсов, триггер, элемент задержки, элемент ИЛИ, первый, второй и третий элементы И, элемент НЕ, блок сравнения и четыре коммутатора, причем вход запуска блока управления соединен с одноименным входом распределителя импульсов„ выходы. которого соединены с информационными входами первого коммутатора, управляющие входы которого я.зляются входами установки начального . кода устройства, выход первого коммутатора соединен с первым входом первого элемента И и входом элемента задержки, выход элемента задержки соединен с первым информационным входом блока сравнения., второй информационный вход которого соединен с входом контроля блока управления, а стробирующий вход блока сравнения объединен с одноимеHFIblM входом элемента задержки и входом запуска блока управления, выход блока сравнения соединен с первым входом второго элемента И, выход которого является выходом управления режимом ввода бло. ка управления, второй .зход второго элемента И соединен с и-м выходом распределителя импульсов, где и—

1О

ЗО

4О

55 разрядность аргументов, и первым вхо дом третьего элемента И, второй вход которого соединен с выходом второго коммутатора, первый информационный вход которого соединен с выходом элемента НЕ, вход которого соединен с шиной логического нуля устройства и с вторым входом третьего элемента И, управляющий вход второго коммутатора является входом управления перезапуском блока управления и устройства, выход третьего элемента И соединен с, информационным входом третьего коммутатора, первый и второй выходы которого соединены с выхоцом управления режимом вычислений блока управления и информационным входом триггера блока задания данных, вход разрешения которого соединен с г.-м выходом распределителя импульсов, выход триггера блока управления соединен с вторым входом перного элемента И и первач информационным входом четвертого коммутатора, ;второй информационный вход которого подключен к шине логического устройства, а управляющие входы четвертого коммутатора являются входами выбора текущего регистра сдвига блока управ. пения и устройства, выходы четвертого коммутатора являются группой выходо з выбора текущего регистра сдвига блока управления, выход задания начальных коэффициентов которого соединен с выходом первого элемента И, управляющий вход третьего коммутатора является входом управления вводом данных блока управления устройства, вторая группа информационных входов первого коммутатора сое. динена с шиной логического нуля устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач 38 счет возможности вычисления дискретных ортогональных полипомов Лежандра второго порядка, в него дополнительно введены третий сумматор и с четвертого IIo седьмой

1 регистры сдвига, причем первый информационный вход третьего сумматора соединен с выходом четвертого регистра сдвига, выход четвертого сумматора соединен с информационным входом четвертого регистра сдвига, входы записи начального кода и синхронизирующие входы с четвертого по седьмой регистров сдвига соединены с выходам задания начальнь".х коэффициен

l233140

55 36 37 ЗВ 3Z

Составитель С, Куликов

Техред fl.Олейник Корректор В, Бутяга

Редактор И. Николайчук

Заказ 2771/50 Тираж 67I

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1)3035, Москва, Ж-35, Раутская наб., д. 4/5

Подписное.Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 тов блока управления и выходом генератора тактовых импульсов соответственно, входы разрешения записи четвертого и пятого регистров сдвига соединены с вторым выходом группы выходов выбора текущего регистра блока управления, входы разрешения записи шестого и седьмого регистров сдвига соединены с четвертым и пятым дополнительными выходами группы выходов выбора текущего регистра сдвига блока управления, информационные входы с пятого по седьмой регистров сдвига соединены с выходами этих же регистров сдвига, выходы первого, третьего и седьмого регйстров сдвига соединены с входом контроля блока управления и информационными входами второго и третьего ключей соответственно, выходы второго и третьего ключей соединены с входом третьего слагаемого первого и входом второго слагаемого третьего сумматоров соответственно, 10 вход второго слагаемого второго сумматора соединен с выходом блока задержки, информационный вход которого соединен с выходом шестого регистра сдвига.