Микропрограммное устройство управления с контролем

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при контроле процессоров. Цель изобретения - повышение достоверности контроля. Устройство содержит блок модификации адреса , выполненный на микропроцессоре, два коммутатора, сумматор, триггер, группу элементов И, блок синхронизации , две схемы сравнения. Это позволяет повысить достоверность функционирования путем организации контроля правильности реализации переходов при выполнении микрокоманд безусловных переходов за счет использования свободного поля управления логикой признаков в формате считываемых микрокоманд. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) 15 А1 (51) 4 G 06 F 9/22, 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ (21) 3720859/24 — 24 (22) 04.04.84 (46) 23.05.86. Бюл. Ф 19 (72) Н.Ф.Сидоренко, В.С.Харченко, Г.Н.Тимонькин, В.Б.Самарский, С.Н.Ткаченко и Б.В.Остроумов (53) 681.3(088.8) (56) Авторское свидетельство СССР

Ф 896621, кл. С 06 F 9/22, 1980.

Коган Б.М., Сташин В.В. Микропро— цессоры в цифровых системах. M.

Энергия, 1979, с. 84-108, рис. 4.64.9.

Авторское свидетельство СССР

Р 1007109, кл. G 06 F 15/00, 1983. (54) МИКРОПРОГРАММНОЕ УСТРОИСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ (57) Изобретечие относится к автоматике и вычислительной технике и может быть использовано при контроле процессоров. Цель изобретения — повышение достоверности контроля. Устройство содержит блок модификации адреса, выполненный на микропроцессоре, два коммутатора, сумматор, триггер, группу элементов И, блок синхронизации, две схемы сравнения. Это позволяет повысить достоверность функционирования путем органиэации контроля правильности реализации переходов при выполнении микрокоманд безусловных переходов за счет использования свободного поля управления логикой признаков в форма те считываемых микрокоманд. 5 ил.

133 )I55

2С

30 ф4;

Изобретение относится к вычислительной технике и может быть использовацо при проектировании самоконтролируемых микропроцессоров.

Цель изобретения — повышение достоверности контроля.

Сущность изобретения заключается в повышении достоверности функционирования путем организации контроля правильности реализации переходов при выполнении микрокоманд безусловных переходов за счет использования свободного поля управления логикой признаков в формате считываемых микрокоманд.

Устройство функционирует следую-. щим образом.

Блок модификации адреса, выполненный на микропроцессоре, производит управление формированием адресов микрокоманд, считываемых из блока памяти микрокоманд, а также обработку признаков, поступающих от центрального процессорного элемента. По сформированному адресу микрокоманды из блока памяти микрокоманд происходит ее считывание. Считанная микрокоманда записывается в регистр микрокоманд.

Информация с выхода этого регистра, в зависимости от ее назначения, используется следующим образом. Управляющая часть микрокомакды поступает на объект управления, а информация, управляющая переходом к очередному адресу микропрограммы„ — в блок модификаций адреса. В зависимости от того, какая микрокоманда считана и каким образом осуществляется переход к адресу очередной микрокоманды, в устройстве происходит контроль правильности переходов в микропрограмме на основании сравнения адреса микрокоманды перехода и того адреса, к которому необходимо перейти.

В предлагаемом устройстве в множе" стве команд реализуется четыре типа команд безусловных переходов: переход в текущей колонке; переход в текущей строке; переход в нулевую строку; переход в любую строку в заданкой колонке в ограниченной области строк.

Формат считываемых микрокомакд из блока памяти микрокоманд состоит из следующих полей: поля кода микроопераций; поля управления логикой признаков; поля кода функпий перехода к следующему адресу микропрограммы и нескольких полей переменной части микрокоманды. В первом поле задается код микроопераций, во втором поле содержится информация, управляющая логикой записи признаков и их считывания, в третьем поле — информация о типе перехода к следующему адресу микропрограммы и в полях переменной части микрокоманды — информация о коде маски, константы и т.д.

Устройство функционирует с блоком памяти микрокоманд матричного типа.

Для задания адреса ячейки такого блока памяти необходимо задавать адрес строки и адрес колонки. Блоки памяти матричного типа содержат 32 строки и 1á колонок, чем обеспечивается хранение 512 микрокоманд. Для адресации ячеек памяти такого блока достаточно использовать девятиразрядкый код, в котором первые четыре разряда задают адрес колонки, а оставшиеся пять разрядов — адрес строки. В процессе реализации заданных микропрограмм из блока памяти микрокоманд могут считываться микрокоманды как условных так и безусловных переходов. При этом независимо от типа счить ваемых микрокоманд может выполняться или ке выполняться управлекие логикой признаков. При выполнении микрокоманд, реализация которых требует управления признаками (микрокоманды арифметических операций и логического сдвига), в соответствующем поле записывается управляющая информация. В остальных микрокомандах это поле полезной информации для реализации тех или иных микрокоманд не несет.

При считывании из блока памяти микрокоманд беэусловныхпереходов такого типа в свободном поле задается контрольная информация, которая определяется типом микрокоманды безусловного перехода. При выполнении перехода к очередной микрокоманде по ( микрокоманде безусловного перехода п рвого типа переход осуществляется только:в пределах той колонки, которая определяет адрес микрокомакды безусловного перехода, В этом случае в поле управления логикой призкаков записывается код адреса колонки.

При считывании из блока памяти микрокоманд безусловного перехода второго и третьего типов разрядность поля управления логикой признаков не позволяет записывать в нем контроль123 31 э « ныи код, поскольку в этом случае для записи контрольного кода требуется пятиразрядный кад.

При считывании из блока памяти микрокоманд безусловного перехода четвертого типа в соответс гвующем поле этой микрокоманды записывается следующая информация: значения трех младших разрядов контрольного кода определяют адрес строки микрокоманды 10 . перехода, а значение старшего четвертого разряда — тип разрешенной зоны строк, в которой осуществляется переход. Следовательно, при выполнении микрокоманд безусловных переходов первого типа адрес очередной микрокоманды формируется за счет применения адресов строк. Код адреса колонки в этом случае остается без изменений. Поэтому при реализации микро- 20 команд этого типа код адреса колонки остается неизменным в течение времени Т определяемого выражением

Т= (n+1)c, где n — число выполняемых последава- 25 тельно микракоманд безусловных переходов первого типа; время выполнения одной микрокоманды.

Контроль правильности реализации ЗО микрокаманд этого типа заключается в проверке равенства кодов, записанных в третьем поле регистра микрокоманд, и выставленного на выходе первого блока магистральных элементов блока модификации адреса.

При реализации микрокаманд безусловных переходов второго типа переход к очередной микрокоманде может быть осуществлен только в пределах одной и тай же строки. При этом код адреса строки также остается без изменения в течение времени Т = (n +

+ 1)t. Адрес микрокоманды, к которой осуществляется переход, определяется только кодом адреса колонки. Контроль правильности реализации микрокаманд безусловных переходов второго типа заключается в проверке неизменности кода адреса строки в течение времени Т.

При реализации микрокаманд третьего типа переход к очередной микрокоманде осуществляется па адресу, который определяется нулевой строкой и одной из возможных шестнадцати колонок. В этом случае правильность перехода к очередной микрокоманде контралируется путем проверки равенства на нуль кода адреса строки микрокоманды перехода.

При реализации микрокаманд четвертого типа переход .осуществляется в одной иэ четырех возможных зан строк в заданной колонке к любой строке в выбранной области. При этом номер эоны, в которой выполняется переход, указывается в двух старших разрядах кода адреса строки, а номер строки в указанной области определяется тремя оставшимися разрядами кода адреса стракй. Области, в которых осуществляется переход, подразделяются на два типа: области с четными номерами и нечетными. К областям с четными номерами относятся области, задаваемые следующими комбинациями двух старших разрядов кода адреса строки:

00 и 10; к областям с нечетными номерами относятся области, задаваемые следующими комбинациями: 01 и 11.

Области с четными номерами характеризуются нулевым значением в младшем разряде указанных кодовых комбинаций. ,Области с нечетными номерами характеризуются единичным значением в младшем разряде указанных кодовых комбинаций. Старший разряд выхода регистра микракоманд при выполнении микрокоманд безусловных переходов этого типа используется для определения одного из двух типов областей: "0"— значение старшего разряда соответствует областям с четными номерами, а

I! !!

1 — областям с нечетными номерами.

Три младшие разряда выхода поля адресов регистра микракаманд определяют номер одной из восьми строк в разрешенной области. Контроль правильности реализации микрокаманд этого типа заключается в определении садт ветствия между старшим разрядом выхода регистра микракоманд и младшим разрядом кодовой комбинации, указывающей номер разрешенной зоны с одной стороны и проверке равенства кода адреса строки в области, записанного в трех младших разрядах кода адреса, выдаваемого с выхода блока магистральных элементов блока модификации адреса, и кода, записанного в трех младших разрядах поля адреса регистра микракаманд.

На фиг. 1 представлено микрапро" граммнае устройство управления с контролем; на фиг, 2 — блок мадификации адреса; на фиг. 3 — блок синхронизации; на фиг. 4 — формат микрокоманды; на фиг. 5 — области разрешен— кых адресов микрокаманд при организации переходов в микропрограммах при выполкении микрокоманд безусловных переходов четырех типов: переход н текущей колонке; переход в текущей строке, переход ка нулевую строку, 1б переход в колонке в ограниченной области строк.

Микропрограммное устройство управления с контролем (фиг. 1) содержит блок 1 модификации адреса, блок 2 15 памяти микрокоманд, регистр 3 микрокоманд, буферный регистр 4, коммутаторы 5 и 6, дешифратор 7, триггер 8, блок 9 элементов ИЛИ, схему 10 сравнения, группу элементов И 11, эле- 20 мект ИЛИ 12, группу элементов И 13„ элементы И 14-18, элемент ИЛИ 19, элемент И 20, схема 21 сравнения, элемент И 22, элементы ИЛИ 23 и 24, блок 25 синхронизации, элемент ИЛИ

26, выходы 27-29 блока синхронизации, выходы 30 поля адреса. (столбцы), выходы 31 поля адреса (строки), выходы 32 кода логических условий регистра микрокоманд, выходы 33 поля управ- 30 пения регистра микрокаманд, выходы

34 элементов И 15-18,:вход 35 выдачи адреса блока модификации адреса, входы 36 задания кода операции, выход 39 поля управления блока модифи- 35 кации адреса, выход 40 отказа устройства.

Блок 1 модификации адреса (фиг.2) содержит схему 41 определения следующего адреса микропрограммы, регистр Щ

42 адреса, регистр 43 признаков, регистр 44 младших разрядов кода команды„ магистральные элементы 45-47, группу элементов И 48, триггер 49 флагов и элемент И 50.

Блок 25 синхронизации (фиг. 3) содержит триггер 51 пуска и генератор 52 тактовых импульсов с тремя выходами. Вход 37 пуска усгройства еД соединен с единичным входам триггера 51 пуска, единичный выход которого соединен с входом снятия блокировки генератора 52 тактовых импульсон.

Блок 1 модификации адреса предназначен для оргакизапии формирования ад- 55 ресов микрокоманд микропрограммы и управления обработкой логикой приз-наков, Блок 2 памяти микрокоманд предназначен для хранения кодов микрокоманд.

Регистр 3 мнкрокоманд предназначен для записи и хранения считываемых микрокомакд и выделения из их форматов информационных и управляющих полей

Дешифратор 7 предназначен для определения типа микрокоманды безусловного перехода и формирования сигнала управления передачи кода поля управления логикой признаков в блок.

Буфер:кый регистр 4 гредназкачен для хранения кода адреса строки блока 2 памяти микрокоманд.

Коммутаторы 5 и 6 предназначены для передачи кодов адресов микрокоманд в схему 10 сравнения, а последняя — для сравнения поступающих кодов.

Триггер 8 предназначен для фиксации факта отказа (сбоя) в работе устройства.

Блой 25 синхронизации предназначен для формирования сигналов синхронизации блока 1 модификации адреса, регистра 3 микрокоманд и контрольного оборудования.

Группа элементов И 11 предназначена для передачи кода адреса строки блока 2 .йамяти микрокоманд при выполнении микрокоманды безусловного перехода четвертого типа.

Гр.уппа элементов И 13 предназначена для передачи кода адреса строки блока 2 памяти микрокоманд при считывании микрокоманд второго типа.

Элемент И 14 предназначен для ¹pмирования сигнала ошибки при ее вознникновенни в случае считывания микрокоманды безусловного перехода третьего типа,, Элемент И 20 предназначен для мас— киронания старшего разряда кода адреса строки, записанного н поле управления логикой признаков регистра

3 мнкрокомакд ка "0", при считывании микрокомакды безусловного перехода четнертога типа.

Элементы И 13-18 предназначены цня передачи соответствующих разрядов кода управления логикой признаков при выполнении микрокаманд, управляющих обработкой признаков.

Элемент И 22 пуедназначен для передачи сигнала ошибки при неправильном переходе к адресу очередной мик1233155 рокоманды в случае реализации микрокоманды безусловного перехода четвертого типа.

Блок 9 элементов ИЛИ предназначен для передачи кодов адресов строк блока 2 памяти микрокоманд с выхода буферного регистра 4 и с выхода элементов И 11.!

Элемент ИЛИ 12 предназначен для определения ошибки при переходе к строке с ненулевым адресом при выполнении микрокоманды безусловного перехода третьего типа. 15

Элементы ИЛИ 23 и 24 предназначе- 1 ны для формирования сигналов управле ния коммутаторами 5 и 6 соответственно.

Элемент ИЛИ 19 предназначен для формирования сигнала управления рабо-, той элементов И 15-18.

Элемент ИЛИ 26 предназначен для передачи сигнала сбоя (отказа) на ин. формационный вход триггера 8 в случае его возникновения на выходах соответствующих элементов.

Схема 21 сравнения предназначена для сравнения признака зоны строк, в которой выполняется переход с признаком разрешения зоны, в которой разрешается такой переход.

Блок 25 синхронизации предназначен для выработки сигналов синхронизации устройства.

В устройстве осуществляется контроль правильности реализации микрокоманд безусловных переходов следующим образом.

В поле управления логикой призна40 ков каждой микрокоманды безусловного перехода записывается контрольный код, который в зависимости от типа реализуемой микрокоманды может быть кодом адреса строки или колонки. При

45 этом, если из блока 2 памяти микрокоманд считывается микрокоманда безусловного перехода первого типа, то в соответствующем поле регистра 3 считанной микрокоманды записывается код адреса колонки, в которой происходит переход.

Условием правильного перехода считается переход по одной и той же колонке. При этом код адреса колонки не изменяется. После формирования кода

55 адреса очередной микрокоманды происходит сравнение кода адреса колонки, записанного в соответствующем поле регистра 3 микрокоманд, и адреса поступающего с выхода 30 блока 1 модификации адреса. Код с выхода соответ ствующего поля регистра 3 микроко-манд поступает на вход синхронизаФ ции коммутатора 5.

Дешифратор 7 на основании информации, записанной в поле управления переходами к следующему адресу микропрограммы, возбуждает один из первых четырех выходов, тем самым подает управляющий сигнал на вход коммутатора 5 и на управляющий вход коммутатора 6. Код адреса колонки блока 2 памяти микрокоманд поступает с выхода 30 блока 1 модификации адреса, тем самым на вход схемы 10 сравнения подаются два кода адреса колонки. В

ТоМ случае, если микрокоманда безусловного перехода первого типа выполнена правильно, то на входы схемы

10 сравнения поступают два одинаковых кода, и сигнал ошибки на ее выходе отсутствует. Если переход выполнен неправильно, то единичный сигнал с выхода схемы l0 сравнения поступает на вход триггера 8 отказа, и работа устройства блокируется.

В случае реализации микрокоманды безусловного перехода второго типа, переход к следующему адресу производится в текущей строке. При этом адрес строки блока 2 памяти микрокоманд адреса микрокоманды безусловного перехода второго типа и адрес строки микрокоманды, в которой происходит переход, должны быть одинаковыми. Дешифратор 7 возбуждает один из соответствующих первых четырех выходов и подает единичный сигнал на управляющий вход коммутатора 5 и управляющий вход коммутатора 6. Код адреса строки блока 2 памяти микрокоманд микрокоманды безусловного перехода перед считыванием ее из этого блока запишется в регистр 4. Этот код поступает с выхода буферного регистра 4 через группу элементов И

13 и блок 9 на информационный вход коммутора 6. А код адреса строки микрокоманды, в которой происходит переход, поступает с выхода 31 блока 1 модификации адреса на информационный вход коммутатора 5. Условием правильного перехода является равенство кодов, поступивших с выходов коммутатора 5 и 6, на соответствующие вход

12331 55

10 ды схемы 10 сравнения. В случае неправильного перехода единичный сигнал с выхода схемы 10 сравнения поступает на вход триггера 8, и работа устройства блокируется.

В случае считывания микрокоманды безусловного перехода третьего типа условием правильного перехода к адресу следующей микрокоманды явля- 10 ется нулевое значение кода адреса строки блока 2 памяти микрокоманды той микрокоманды, в которой происходит переход.

Код адреса строки той микрокоманды, в.которой происходит переход, поступает на вход элемента ИЛИ 12. В том случае, если поступивший код имеет действительно нулевое значение, то на выходе этого элемента единичный сигнал не сформирован, и сигнал неправильного перехода на выходе элемента И 14 также не сформирован.

В том случае, если переход происходит по адресу, расположенному не в нуле- р вой строке, а в любой другой, то на выходе элемента И 14 появляется единичный сигнал, который поступает на вход триггера 8.

При считывании микрокоманды безус- б ловного перехода четвертого типа правильность перехода определяется проверкой соответствия номера разрешенной зоны строк и номера строки в ней блока 2 памяти микрокоманд, запис.анного в поле управления логикой признаков регистра 3 микрокоманд, и номера зоны и номера строки в них, поступающих с выхода 31 блока 1 модификации адреса. Значение старшего разряда кода, записанного в поле управления логикой признаков разряда кода, записанного в поле управления логикой признаков регистра 3 микрокоманд, равное "0 и соответствует зонам строк с номерами 0 и 2, ro значением "1" — зонам строк с номерами 1 и 3. Соответствие номеров зон строк блока 2 памяти микракоманд проверяется путем сравнения значений четвертого разряда кода адреса строки, поступающего с выхода

31 блока модификации адреса и старшего разряда кода, записанного в соответствующем ноле регистра 3 микроко55 манд. Это сравнение производится в схеме ?1 сравнения. Сравнение адресов стр< к я разрешенных зонах производится следующим образом. Значение старшего разряда кода, записанного ч поле управления логикой признаков регистра 3 микрокоманд, маскируется

"0" на элементе И 20. Значение кода с выхода этого поля регистра 3 поступает на информационный вход коммутатора 5.

Дешифратор 7 возбуждает соответствующий один из первых четырех своих выходов и подает единичный сигнал на управляющий вход коммутатора 5 и коммутатора 6. Значения трех младших разрядов кода адреса строки разрешенной зоны с выхода 31 блока 1 модификации адреса поступают через группу элементов И 11 на информацинный вход блока 9. С выходов элементов И 13 группы на информационный вход блока

9 поступает нулевой пятиразрядный код. В результате на информационный вход коммутатора 6 поступает пятиразрядный код, в котором значения двух старших разрядов равны нулю. На коммутаторе 5 происходит формирование кода из четырехразрядного и маскирование старшего разряда "0" путем подачи сигнала запрета на его управляющий вход, в результате чего уже пятиразрядные коды с выходов коммутаторов 5 и 6 поступают на соответствующие входы схемы 10 сравнения. Если адреса строк в зонах совпадают, что свидетельствует о правильном переходе,, то работа устройства продолжается. В противном случае единичный сигнал с выхода схемы 10 сравнения поступает через элемент ИЛИ 26 на вход триггера 8, и работа устройства блокируется °

Блок 1 модификации адреса осуществляет адресацию микрокоманд, считываемых на блоке 2 памяти микрокоманд и анализирует сигналы переноса и переполнения, поступающие из центрального процессорного элемента. Организация адресации в блоке 1 осуществляется схемой 41 формирования следующего адреса микропрограммы на основе коца команды, поступающего с входа

36, кода текущего адреса, поступающего с выходов регистра 42 адреса, кода управления переходом к следующему адресу микропрограммы, и поступающего с выхода 32 регистра 3 микрокоманд. Для формирования кода адреса первой микрокоманды соответся вующей микропрограммы используется значение

12 старших четырех разрядов кода команды, поступающего, на вход 36 блока 1 °

Значения четырех младших разрядов кода команды, записанные в регистр

44, определяют код операции. По значениям четырех старших разрядов кода команды, поступившего с входа 36 блока 1 на схему 41 формирования следующего адреса, и значениям адресов строк и столбцов, поступающим с выходов регистра 42 на входы схемы 41, происходит определение адреса первой микрокоманды, реализуемой микропрограммы. Адрес первой микрокоманды микропрограммы с выхода схемы 41 поступает на вход регистра 42. В последнем происходит выделение из кода адреса микрокоманды адреса строки и столбца блока 2 памяти микрокоманд, которые поступают на входы соответствующих магистральных элементов 46 и 47 и на входы схемы 41.

После считывания микрокоманды из блока 2 памяти микрокоманд код управ-> ления переходом к следующему адресу микропрограммы с выхода 32 регистра

3 поступает на вход схемы 41. В схеме 41 происходит формирование адреса микрокоманды перехода по значениям, поступающим с входа 32 и с выходов регистра 42 адресов микрокоманд.

Выдача кода адреса микрокоманды с выходов регистра 42 адресов осуществляется через блоки 46 и 47 магистральных элементов. Код адреса микрокоман35 ды по синхроимпульсам, поступающим на синхровход блока 1 модификации адреса, производит выдачу кода адреса микрокоманды с выходов магистраль40 ных элементов 46 и 47. При этом разрешающим сигналом на выдачу кода адреса колонки является синхроимпульс, поступающий на управляющую группу входов E блока 4б магистральных эле45 ментов. Условием выдачи кода адреса строки является наличие единичного сигнала, поступающего с входа 35 блока 1 модификации адреса на вход элемента И 50 с выхода блока приоритет50 ного прерывания на разрешение выдачи адреса строки и наличие того же синхросигнала.

Устройство функционирует следующим образом.

В исходном состоянии все элементы

55 памяти находят< я в состоянии "0". На вход 37 устройства поступает сигнал ."Пуск" и на выхоле 27 блока 25 син 1 хронизации появляется сигнал 1 который поступает на вход сияхронизации блока 1 модификации адреса.

FIo коду команды, поступившему с входа 36 устройства на первый информационный вход этого блока, в схеме

41 блока 1 происходит формирование адреса первой микрокоманды микропрограммы и запись сформированного адреса в регистр 42 адресов микрокоманд по переднему фронту того же синхроимпульса. После записи адреса первой микрокоманды в регистр 42 адресов код адреса колонки поступает на вход блока 46 магистральных элементов и.на четвертый информационный вход схемы 4 1. Код адреса строки поступает на вход блока 47 магист- . ральных элементов и на пятый информационный вход схемы 4 1. По сигналу "1" синхроимпульса, поступающему на первый вход элемента iH 50 и на вход E блока 46, код адреса колонки поступает на выход 30 блока 1.

При наличии сигнала "1" разрешения считывания кода адреса строки, поступающего с третьего входа блока 1 на второй вход элемента И 50, на его выходе сформируется сигнал 1, который поступает на вход Е блока 47, разрешая тем самым выдачу кода адреса строки на выход 31 блока 1. По коду адреса микрокоманды (коду адреса колонки и коду адреса строки) происходит считывание микрокоманды из блока 2 памяти микрокоманд.

Код адреса микрокоманды поступает на вход блока 2 памяти микрокоманд, код адреса колонки — на информационный вход коммутатора 6, а код адреса строки — на вход элемента ИЛИ 12 и на информационный вход буферного регистра 4, при этом три младших раэря да этого кода поступают на входы элементов И 11 группы, а значение четвертого разряда — на вход схемы

21 сравнения.

По синхроимпульсу, поступающему с выхода 28 блока 25 синхронизации на синхровход буферного регистра 4 и триггера 8, происходит запись кода адреса строки микрокоманды в буферный регистр 4 и подтверждение первого состояния триггера 8. Через время по синхроимпульсу, поступившему с выхода 29 блока 25 на синхровход регистра 3 микрокоманд, происходит запись считанной микрокоманды

14

13 из блока 2 B регистр 3. Переменная часть микрокоманды поступает с выхода 33 регистра 3 на выход устройства. Код управления переходами к следующему адресу микропрограммы поступает с выхода 3? регистра 3 на вход дешифратора 7 и ка вход задания логических условий блока 1. Код управления логикой признаков поступает с 10 регистра 3 на входы соответствующих элементов И 15-18 и на информационный вход коммутатора 5, а значение старшего разряда этого кода поступает на вход элемента И 20. 15

В этом случае, если из блока 2 памяти микрокоманд считана микрокоманда, которая осуществляет управление логикой признаков, то на одном из старших выходов, начиная с пятого, 20 дешифратора 7 появляется сигкал "1", который поступает через элемент ИЛИ

19 на входы элементов И 15-18 и открывает их. Информация с выхода регистра 3 микрокоманд поступает через открытые элементы И 15-18 на вход блока 1 модификации адреса с целью обработки признаков, вырабатываемых процессорным элементом и поступающи> с входа 35 задания кода логических 30 операций блока 1 модификации адреса на вход триггера 49 флагов.

В том случае, если микрокоманда не управляет логикой признаков и является микрокомандой безусловного перехода, то в устройстве его работа и контроль правильности переходов осуществляется следующим образом.

Если считана микрокоманда безус- @ ловного перехода первого типа„ то на первом выходе дешифратора 7 появля-. ется сигнал "1", который поступает на вход элемента ИЛИ 23 и с егo. BbIxo да — на упра.вляющий вход коммутатора

5, а также на управляющий вход коммутатора 6, разрешая прохождение информации через соответствующие информационные входы. В этом случае значение старшего разряда кода, записан50 ного в поле управления логикой признаков, не изменяется, так как элемент И 20 продолжает находиться в открытом состоянии. Элемент И 22 находится в закрытом состоянии. Эле,55 мент И 14 группы элементов И 11 13 блокированы нулевыми сигналами, поступающими с четвертого выхода дешиф-! ратора 7, 11ри этом на информационные входы коммутатора 5 поступает код номера колонки, в которой осуществляется переход, записанный в поле управления логикой признаков считанной микрокомакды. При этом значение старшего разряда этого кода поступает на вход элемента И 20. На его другой вход поступает сигнал "0 " с четвертого выхода дешифратора 7 и открывает его, в результате чего значение старшего разряда не изменяется. Конт рольный коц поступает с выхода комму. татора 5 на информационный вход схемы .0 сравнения. По синхроимпульсу, поступившему с выхода 27 блока 25 синхронизации, происходит формирование кода ацреса очередной микрокомакды в блоке 1 модификации адреса. При этом значение кода адреса колонки на выходе 30 блока 1 при правильном переходе остается неизменным. Значение этого кода поступает на икформациокный вход коммутатора

6 и с ж.го выхода поступает на информационный вход схемы 10 сравнения.

Если переход выполнен неправильно, то ка выходе схемы 10 появляется сигнал "1", который поступает на вход элемента ИЛИ 26 и далее на информационный вход триггера 8. По заднему фронту синхроимпульса, поступивzего с выхода 28 блока 25 синхронизации на соответствующий вход триггера 8, происходит запись "1" (сигнала ошибки),, и на выходе 40 сбоя (отказа) триггера 8 появляется сигнал "1". Ра.бота устройства блокируе.тся. В том случае, если переход произведен вер" ко, работа устройства продолжается.

Если из блока 2 памяти микрокоманд считана микрокоманда безусловного перехода второго типа, то после ее записи в регистр 3 микросхемы на третьем выходе дешифратора 7 появляется !

1 l! сигнал 1, который поступает на управляющий вход коммутатора 5, на вход элемента. ИЛИ 24 и с его выхода— на управляющий вход коммутатора 6, а также этот сигнал "1" поступает на управляющий вход группы элементов И

13, разрешая передачу кода адреса строки из буферного регистра 4 на информационный вход блока 9 и далее ка информационный вход коммутатора 6.

По сигналу "1" с выхода 27 блока 25 сравнения в блоке 1 модификации адреса происходит формирование кода адреса очередной микрокоманды.

1233155

При этом код адреса строки микрокоманды перехода поступает на информационный вход открытого коммутатора

5и с его выхода — для сравнения на информационный вход схемы 10 сравнения.

В этом случае, если переход произведен неправильно, т.е. происходит обращение к строке с другим адресом, то на выходе схемы 10 сравнения появ- 10 ляется сигнал "i", который поступает на вход элемента ИЛИ 26 и далее на информационный вход триггера 8. По заднему фронту синхроимпульса, поступившего с входа 27 блока 25 синхрони- 15 зации на синхровход триггера 8, проис. ходит его установка в состояние" "1", и на выходе 40 устройства появляется сигнал сбоя (отказа).

Если формирование кода адреса очередной микрокоманды происходит правильно, то работа устройства продолжается.

Если в регистр 3 микрокоманд запи25 сана микрокоманда безусловного перехода третьего типа, то на третьем выходе дешифратора 7 устанавливается сигнал "1", который поступает на вход элемента И 14, который закрыт нулевым сигналом с выхода 28 блока

25 синхронизации. По синхроимпульсу, поступившему с выхода блока 25 синхронизации на вход синхронизации блока 1, на его информационньгх выходах 35 устанавливается код адреса очередной микрокоманды. Если значение кода адреса строки не равно О", это говорит о неправильном переходе к очередной микрокоманде, то на выходе эле- 40 мента ИЛИ 12 появляется сигнал "1", который поступает на вход элемента И

14. По переднему фронту синхроимпульса, поступившего с выхода 28 блок 25 синхронизации на другой вход этого элемента, сигнал "1" с его выхода по ступает на вход элемента ИЛИ 26 и через него на информационный вход триггера 8. По заднему фронту этого импульса триггер Я переходит в состояние "1", и на выходе 40 устройства устанавливается сигнал "1" отказа (сбоя). В том случае, если переход произведен правильно, то на выходе элемента ИЛИ 12 устанавливается сигнал 0, который блокирует по-второму входу элеменг И 14, и на выходе последнего тоже устанавливается сигнал "О". Работа устройства в том случае продолжается.

Если из блока 2 считана микрокоманда безусловного перехода четвертого типа, то работа устройства заключается в следующем. На четвертом выходе дешифратора 7 устанавливается сигнал "1", который поступает на входы элементов ИЛИ 24 и 23, на вход элемента И 20 и на управляющий вход группы элементов И 11 и открывает ее. В,результате этого на выходе элемента И 20 устанавливается сигнал

"0", с выходов элементов И 1 группы значения трех младших разрядов кода адреса строки поступают на информационный вход блока 9 и е pFo выхода на информационньгй вход коммутатора 6.

С выхода элемента ИЛИ 24 на управляющий вход коммутатора 6 поступает сигнал "!", который открывает его. Поскольку другой информационный вход этого коммутатора закрыт сигналом

"О" с третьего выхода дешифратора 7, то на выходе коммутатора 6 находится пятиразрядный код, в котором два старших разряда равны "Он, и этот код поступает на информационный вход схемы 10 сравнения. С выходов регистра 3 микрокоманд четырехразрядный код поступает на информационные входы, коммутатора 5. Поскольку другой информационный его вход закрыт сигналом "О 1 с третьего выхода дешифратора 7, то на выходе коммутатора 5 присутствует пятиразрядный код, в котором два старших разряда равны

"О". Этот код поступает на информационный вход схемы 10 сравнения. При этом на ее выходе может находиться сигнал "1", поскольку формирование адреса микрокоманды перехода еще не произошло. Кроме того, значение старшего разряда кода адреса строки этой микрокоманды, записанной в регистре

3 микрокоманд, поступает на другой вход схемы 21 сравнения. Значение старшего разряда кода, поступающего ,с выхода регистра 3, поступает на вход схемы 21 сравнения, выходной сигнал которой поступает на вход элемента И 22. Значение этого сигнала также может быть равно "1" или "О", так как формирование адреса микрокоманды еще не произошло в блоке 1.

Если значение сигнала на выходе схемы 21 сравнения равно "1", то на вы1233155

18 ходе открытого по входу сигналом с четвертого выхода дешифратора 7 эле— мента И 22 устанавливается сигнал

"1", который поступает на вход элемента ИЛИ 26. Если на выходе схемы

10 сравнения устанавливается сигнал

"1", то он поступает на вход элемента ИЛИ 2б . Сигнал "1" с, выхода этого элемента поступает на информационный вход триггера 8. Однако триггер 8 в состояние "1" не переходит, поскольку синхросигнал на выходе блока 25 синхронизации отсутствует. По синхроимпульсу, поступившему с выхода

27 блока 25 синхронизации на вход блока 1 модификации адреса, на его информационных выходах устанавливается код адреса микрокоманды перехода.

До появления синхроимпульса на выходе 28 блока 25 синхронизации в устройстве происходит контроль правильности перехода к новому адресу по описанному способу. При этом, если адрес строки соответствует адресу 2 строки, записанному в трех младших разрядах поля управления логикой признаков, а номер разрешенной зоны не соответствует значению старшего разряда, этого кода„ или, наоборот, номер разрешенной зоны соответствует, а адрес строки в зоне не совпадает с требуемым его значением, то на выходах схемы 10 сравнения или элемента И 22, соответственно, устана злива35 ется сигнал "1", который через элемент .ИЛИ 2б поступает на информационный вход триггера 8.

По заднему фронту синхроимпульса, 4О поступившего с выхода 28 блока 25, триггер 8 переходит в состояние "1", и на выходе 40 устройства устанавливается сигнал "1" сбоя (отказа). В том случае, если переход к очередной

45 микрокоманде происходит правильно, работа устройства продолжается.

Формула изобретения

Микропрограммное устройство управления с контролем, содержащее блок памяти микрокоманд, блок синхронизации, буферный регистр, регистр микрокоманд, первый и второй коммутаторы, дешифратор, триггер, первый, второй, 55 третий и четвертый элементы И, первый элемент ИЛИ и блок модификации адреса, причем вьг оды блока памяти микрокоманд соединены с информационными входами регистра микрокоманд, первый выход блока синхронизации соединен с входом синхронизации регистра микрокоманд, второй выход блока синхронизации соединен с входом синхронизации буферного регистра, группа выходов признака кода логических условий регистра микрокоманд соединена с группой информационных входов дешифратора, выход первого элемента

ИЛИ соединен с информационным входом триггера, вход пуска устройства соединен с входом пуска блока синхронизации, о т л и ч а ю щ е е с я тем, что, с. целью повышения достоверности контроля„ оно содержит первую и вторую схемы сравнения, второй, третий, четвертый и пятый элементы ИЛИ, первую, вторую и третью группы элементов И, блок элементов ИЛИ, пятый, шестой, седьмой, восьмой и девятый элементы И, причем второй выход блока синхронизации соединен с входом синхронизации триггера и первым входом первого элемента И, первая группа адресных входов блока памяти микрохоманд соединена с первой группой выходов поля адресов блока модификации адреса и первой группой информационных зходов первого коммутатора, вторая группа адресных входов блока памяти микрокоманд соединена с второй группой выходов поля адресов блока модификации адреса, с группой входов второго элемента ИЛИ, с информационными входами буферного регистра и первой группой информационных входов второго коммутатора, выходы признака модифицируемого адреса строки поля адресов блока модификации адреса соединены с первыми входами элементо:в И первой группы, выходы которых соединены с первой группой входов блока элементов ИЛИ, выходы которого соединены с второй группой информационных входов первого коммутатора, группа выходов которого соединена с первой группой входов схемы сравнения, вьг од "Равно" которой сое— динен с первым входом первого элемента ИЛИ, группа выходов признака кода ла&ических условий регистра микрокоманд соединена с группой входов кода логических условий блока модификации адреса, вход синхронизации которого соединен с третьим выходом блока синхронизации, первый выход дешифратора

19

20 соединен с вторым входом второго элемента И, второй выход дешифратора соединен с первым входом третьего элемента ИЛИ, третий выход дешифратора соединен с первым управляющим входом второго коммутатора, первым входом четвертого элемента ИЛИ и с первыми входами элементов И второй группы, выходы которых соединены с второй 10 группой входов блока элементов ИЛИ, четвертый выход дешифратора соединен с вторым входом четвертого элемента

ИЛИ, с вторым входом третьего элемента ИЛИ, с инверсным входом шестого 1 элемента И, с вторыми входами элементов И первой группы и первым входом седьмого элемента И, группа выходов дешифратора соединена с группой входов пятого элемента ИЛИ, выход кото- 20 рого соединен с первыми входами второго, третьего, четвертого и пятого элементов И, выходы которых соединены с адресными входами блока модификацйи адреса, группа входов задания 25 кода логической операции которого соединена с входом задания кода логической операции устройства, выход признака следующей микрокоманды регистра микрокоманд соединен с вторым 30 вхоцом пятого элемента И, с прямым входом шестого элемента И и первым входом второй схемы сравнения, выход Равно" которой соединен с вторым входом седьмого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, третий вход которого соединен с выходом первого элемента И, выходы признака перехода к следующему адресу микрокоманды регистра микрокоманд соединены с вторыми входами второго, третьего и четвертого элементов И, выход третьего элемента ИЛИ соединен с первым управляющим входом первого коммутатора и вторым управляющим входом второго коммутатора, группа выходов которого соединена с второй группой входов первой схемы сравнения, вьрсод четвертого элемента ИЛИ соединен с вторым управляющим входом первого коммутатора, выход шестого элемента

И соединен с третьим управляющим входом второго коммутатора, выходы признака немодифицируемой части адреса регистра микрокоманд соединены с вто. рой группой информационных входов второго коммутатора, выход второго элемента ИЛИ соединен с третьим входом первого элемента И, выходы буферного регистра соединены с вторыми входами элементов И второй группы, второй вход второй схемы сравнения соединен с выходом первого элемента

И первой группы, выход триггераявляется выходом отказа устройг ства.

12331э5

Г

I (I

L!

233!55

РУ

J

l! !

t

1233155

Составитель А. Сиротская

Техред С Солка

Редактор Н.Рогулич

Корректор Е. Сирохман

Заказ 2772/51

Тираж 6/1 о

ВНИИПИ Гос "ударственного комитета СССР по делам изобретений и . открытий I 13035, Москва, Ж-35, Рауша кая наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,