Устройство для выделения импульсной последовательности, имеющей экстремальную частоту

 

Изобретение может быть использовано для предотвращения юза и буксования транспортного средства для выделения сигнала, соответствующего скорости наиболее быстро или наиболее медленно вращающейся колесной пары. Устройство содержит источник эталонного сигнала, п каналов 2 обработки и блок 3 формирования. Каждый канал 2 обработки включает интегратор 4, блок 5 памяти, блок 6 сравнения , триггер 7, элемент 8 ИЛИ и формирователь 9 импульсов. Введение в устройство источника 1 эталонного сигнала, образование новых связей между элементами устройства и конкретное выполнение блока 3 формирования позволяют уменьшить время на обработку входного сигнала. 1 з.п. ф-лы, 4 ил. § (Л 1чЭ оо оо 1C х оо

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

GD 4 " 03 К 3 64

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3564030/24-21 (22) 14,03.83 (46) 23.05.86. Был. !1- 19 (71) Ленинградский ордена Ленина институт инженеров железнодорожного транспорта им. акад. В.Н.Образцова (72) В.С,Росланас (53) 621,374 (088.8) (56) Авторское свидетельство СССР

Р 871326, кл. Н 03 К 5/26, 1979. .Авторское свидетельство СССР

457030, кл, G О! R 3/42, l971. (54) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ИМ-

ПУЛЬСНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ, ИМЕ!ОЩЕЙ

ЭКСТРЕИАЛЬНУ10 ЧАСТОТУ (57) Изобретение может быть использовано для предотвращения юэа и бук„„SU„„1233268 сования транспортного средства для выделения сигнала, соответствующего скорости наиболее быстро или наиболее медленно вращающейся колесной пары. Устройство содержит источник ! эталонного сигнала, и каналов 2 обработки и блок 3 формирования, Каждый канал 2 обработки включает интегратор 4, блок 5 памяти, блок Ь сравнения, триггер 7, элемент 8 ИЛИ и формирователь 9 импульсов. Введение в устройство источника 1 эталонного сигнала, образование новых связей между элементами устройства и конкретное выполнение блока 3 формирования позволяют уменыпить время на обработку входного сигнала. з.п.

1233268

Изобретение относится к импульсной технике и может быть использовано для предотвращения юза и буксования транспортного средства, например железнодорожного подвижного состава, с целью выделения сигнала, соответствующего скорости наиболее быстро или наиболее медленно вращающейся колесной пары, Цель изобретения — повышение быстродействия устройства за счет уменьшения времени на обработку входного сигнала.

На фиг.1 представлена структурная схема устройства для вьделения импульсной послецовательности, имеющей экстремальную частоту; на фиг.2 функциональная схема блока формирования цля выделения последовательности, име»ошей минимальную частоту; на фиг,З вЂ” временные диаграммы, поясняющие работу устройства нри вьдепении последовательности, имеющей максимальную частоту; на фиг.4

25 то же, при выделении последовательности, имеющей минимальную частоту.

Устройство для выделения импульсной последовательности, имеющей экстремальную частоту, содержит источник 1 эталонного сигнала, г каналов

2.1 2.п обработки и блок 3 формирования, причем первые входы каналов 2.1, .„, 2.п обработки соединены с входными шинами устройства, выход источника i эталонного сигна- Ý5 ла подключен к BTopb»M BxopQM каналов

2„1,..., 2,п обработки, выходы которьгх соединены с входами блока. 3 формирования, выхоц которого подключен к выходной шине устройства и к тре"тьим входам каналов обработки, при этом каждый канал обработки содержит интегратор 4, блок 5 памяти, блок 6 сравнения, триггер 7, элемент ИЛИ 8 и формирователь 9 импульсов, выход которого соединен с выходом канала обработки, первый вход которого подключен к первым входам интегратора 4 и триггера 7, второй вход канала обработки соединен с вторым входом интегратора 4, выход триггера 7 подключен к первому входу элемента ИЛИ 8,, выход которого соединен с входом формирователя 9 импупьсов, а второй вход элемента HllV» . 8 подключен к выходу блока 6 сравнения, первый вход которого соединен с выходом интегратора 4 и с первым входом блока 5 памяти, второй вход которого подключен к второму входу триггера 7 и к третьему входу канала обработки,. а выход блока 5 памяти соединен с вторым входом блока 6 сравнения.

При выделении последовательности, имеющей максимальную частоту, блок

3 формирования содержит многовходовой элемент ИЛИ, входы и выход которого соединены соответственно с входами и выходами блока формирования.

При вьделении последовательности, имеющей минимальную частоту блок 3 формирования {фиг,2) содержит элемент И 10 и триггеры 11.1,...11.п, выходы которых соединены с вхс» сми элемента И 14, выход которого подкл»очен к выходу блока 3 формирования и к первым выхоцам триггеров 11,1..

11„п, вторые входы которых соединены с входами блока 3 формирования.

Устройство дпя вь»деления импульс— ной погпедовательности, имеющей экстремальную частоту, работает следую-. щим образом.

При выделении последовательности, имеющей максимальную частоту, импульс входной последовательности, поступивший на первый вход одного из каналов 3 1...,, 2,,п обработки

»,фиг.З а,,1» }, сбрасывает интегратор и устанавливает в единичное состояние триггер i э т о0го канала. Отрицат=льные перепады напряжения, формирующиеся при этом на выходах блоков сравнения и инверсных выходах триггеров 7, не Hb»3b»» с310Т появления импульса на выходах формирователей 9 импульсов, формирующих импульсы только по переднему фронту. Затем напряжение на интеграторе 4 начинает возрастать в результате поступления на его вход сигнала с источника 1 эталонного сигнала (фиг.3 F, g ). В момент, когца нап1зяжение на выходе какого-либо из интеграторов 4,цостигает значения, запомненного в предыдущем цикле в соответствующем блоке "> памяти, на выходе соответствующего блока б сравнения формируется положительный перепад напряжения, в результате чего на выходе соответствующего формирователя 9 импульсов появляется импульс, который поступает на соответствующий вход блока 3 фор— мирования, вызывая формирование на его выходе импульса выходной после45 з 1233 довательности (фиг.3 »1, ). Импульс с выхода блока 3 формирования, поступая на управляющие входы блоков 5 памяти и входы сброса триггеров 7, приводит к запоминанию в блоках 5 памяти значений напряжений, имевших место соответственно на выходах интеграторов 4 в момент формирования импульса на выходе блока 3 формирования, и к сбросу триггеров 7. 70

Сброс интегратора 4 первого канала и установка триггера 7 в единичное состояние происходят в моменты времени Т Х4 72 Т 10 р 71Я 7»7 Т2

729, 72, Т27 р 79,, а сброс интегра- 15 тора 4 и-ro канала и установка в единичное состояние триггера 7 и-го канала — в моменты времени Т2, 76, 79 T»2 р 715- р 71Я р Т2о р 722 р Т24 р 726 и Т, а формирование импульсов выходной последователности запоминание значений напряжений на выходах интеграторов 4 в блоках 5 памяти и сброс триггеров 7 — в моменты времени Т р

75р ТЦ р 711 р 714 р 716 р 71 7 р722 р 724 р

Т26, 72з и Т, (фиг.3 а-д) .

После момента запоминания напряжений в блоках 5 памяти первым (при достаточном времени нарастания) снова достигает запомненного значения напряжения тот из интеграторов, нарастание напряжения на выходе которого продолжается более короткое время, т.е. интегратор, для которого момент запоминания в предыдущем цикле попал в промежуток между импульсами входной последовательности, имеющей меньшую длительность. При этом в блоке

5 памяти этого канала обработки запоминается то же значение, что и в щ предыдущем цикле, а промежуток времени между предыдущим и последующим моментами запоминания, т.е. между двумя соседними импульсами на выходе блока 3 формирования, равен меньшему промежутку времени между соседними импульсами на входе этого канала обработки. В блоке 5 памяти другого канала запоминается новое значение. Так, промежутки времени

% 5 8 8 7» 71 716

Т вЂ” Т, между импульсами выходной последовательности соответственно равны промежуткам времени Т, — Т+, 74 — 77 р Tt — Т„ (между импульсами 55 первой входной последовательности) и 74, — Т, и Т, — Т18 (между импульсами второй входной последователь268 ности), которые меньше, чем соответственно промежутки времени Т2 — 76, Т 6 79 р Т 712 р. 719 717 И 717

Т . Промежуток времени Т»1 — Т 1, 2» имеет ту же длительность, что и равные друг другу промежутки времени

Т, — Т и Т7 Т, входных последовательностей, В процессе работы устройства может случиться так, что к моменту прихода очередного импульса на вход одного из каналов обработки напряжения на интеграторах 4 этого и других каналов не успеют достичь значений, запомненных в предыдущем цикле, что соответствует моменту времени Т (фиг.3). В этом случае работа устройства происходит следующим образом.

В момент Т22 импульс второй входной последовательности, поступая на счетный вход триггера 7 и-го канала, который установлен в единичное состояние предыдущим импульсом этой последовательности в момент времени

Т, возвращает триггер 7 n-ro канала в исходное состояние. В результате на выходе триггера 7 и-го канала в мо- мент Т2 появляется положительный пе

22 репад напряжения, что приводит к формированию импульса на выходе формирователя 9 и-го канала и на выходе блока 3 формирования. Промежуток времени Т, — Т между импульсами выходной последовательности меньше предыдущегo IIpoMe7»»yTKB Т,8 — 72; между HMпульсами второй входной последовательности, имеющей в это время более высокую частоту, но больше следующего за ним промежутка Tzo Tzz этой же последовательности. В реальных условиях, т.е, в случае поступления входных импульсов с частотных датчиков скорости колесных пар, различие в длительности промежутка времени между импульсами на выходе частотного датчика скорости не может значительно изменяться на протяжении последовательных периодов. В момент

Т2 в интеграторе 4 запоминается значение, близкое к нулю, После этого формирование выходных импульсов происходит обычным образом, времени 722 — 724 °

T24 — 726 726 Tzg и Т 2I» "91 ду выходчыми импульсами равны соответственно промежуткам времени Т, Т 24 р 1 24 726 (между импуль сами вто рой входной последовательности) и

12332б8

Т вЂ” Т,, Т вЂ” Т д (между импуль5 сами первой входной последовательностц), которые меньше, чем соответстВенно BpoMPRJJTKH Т 21 Т2 Т

Т р Т24 Т 26 и Т2б 29 .

В случае выделения последовательйости, имеющей минимальную частоту импульсов (фиг. 4а-4а), т.е в случае выполнения блока 3, как показано на фиг.2, формирование импульса на выходе элемента И 10 блока 3 фор— мирования (фиг.4 у ) происходит лишь йри установке всех триггеров 11. 1, . °,,,11.и в единичное состояние,,т.е.. лишь после поступления импульсов на все входы блока 3 формирования, после чего триггеры 11,1,,ll.n возвращаютСя в исходное состояние, Таким образом, импульс выходной последовательности формируется в этом случае в момент срабатывания блока ,б сравнения того из каналов, в котором напряжение интегратора 4 (фиг.4 В, g ) позже достигает запом- 2 ненного значения и промежуток времени между выходными импульсами ранен максимальному из промежутков времени между импульсами входных последовательностей (фиг.4 а,ь ) в кото- 3б рые попадает момент запоминания в предыдущем цикле, т ° е. периоду последовательности, имеющей минимальную частоту, I f

Так промежутки времени Т вЂ” T, 1

Ф ю ю

Tf ° fff Т 9 fg Тц H fg

Т, между выходными импульсами равны 9 соответственно промежуткам времени

1 (м ду импульсайи первой входной последова >Hof->H) H Т,< — Т,4, Т,4 — Т„ (между импульсами второй входной последовательности), которые больше, чем соответственно промежутки времеТ,, Т, — Т z (фиг,4 я - g ), В случае., если к моменту прихода очередного импульса на вход одного из каналов напряжение на интеграторе этого канала не успевает достичь запомненного значения, формирование импульса на выходе этого канала про- исходит и результате возвращения триггера 7 этого канала в исходное состоянйе. Так, триггер 7 и-го канала устанавливается в единичное сос( таяние в момент времени Т, и возвращается в исходное состояние в момент

f времени Т > обеспечивая поступле2 ние импульса с выхода канала 2.и на вхо,ц блока 3 формирования. Поскольку вторая последовательность имеет в это время меньшую частоту, промежуч ок времени Т вЂ” Т, между выходными импульсами меньше промежутка с

Т вЂ” Т,, но больше промежутка Т

17

Т „ второй последовательности. В

Zh реальных условиях различие между этими промежутками незначительно.

В момент Т в блоке 5 памяти запоминается значение, близкое к нулю, после чего работа устройства происходит обычным образом.

При использовании трех и более каналов работа устройства не изменяется. формула изобретения

1. Устройство для выделения импульсной последовательности, имеющей экстремальную частоту, содержащее блок формирования и и каналов обработки, первые входы которых соединены с входными шинами устройства, а выходы каналов обработки подключены к входам блока формирования, выход которсго соединен с выходной шиной устрой:ства, причем каждый канал обработки содержит интегратор, первый вход которого подключен к первому входу канала обработки, о т— л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введен источник эталонного счгнала, выход которого соединен с вторыми входами каналов обработки, третьи входы которых подключены к выходу блока формирования, при этом в каждыи какал обработки введены блок памяти, блок сравнения, триггер, элемент ИЛИ и формирователь импульсов, выход которого соединен с выхоцом канала обработки, второй вход которого подключен к второму входу интегратора, первый вход которого соединен с первым входом триггера, выход которого подключен к первому входу элемента ИЛИ, выход которого соединен с входом формирователя импульсов, а второй вход элемента ИЛИ подключен к выходу блока сравнения, первый вход которого соединен с вы ходом интегратора и с первым входом

1233268 щ уу Т у Т ц Egg Тр Т), Фиа.5

3 Т25

Фиа. Ч

ВК1ИПИ Заказ 2781/56 Òèðàæ 816

Подписное

Произв.-политр. пр-тие, г. Ужгород, ул. Проектная, 4 блока памяти, второй вход которого подключен к второму входу триггера и к третьему входу канала обработки, а выход блока памяти соединен с вторым входом блока сравнения, 2. Устройство по и.1, о т л и ч а ю щ е е с я тем, что блок формирования выполнен или на многовходовом элементе ИЛИ, входы которого являются входами блока, а выход. является выходом блока, или на и триггерах, выходы которых соединены с входами элемента И, выход которого является выходом блока формирования, а первые входы и триггеров являются входами блока формирования, вторые входы триггеров подключены к выходу

10 элемента И.