Система передачи информации по электрическим сетям

 

Изобретение относится к радиосвязи . Повьшается помехозащищенность и быстродействие. Устр-во содержит на передающей стороне задаюпщй генератор 1, формирователь информационных сигналов 2, усилитель мощности 3 и выходной блок согласования 4 с электрической сетью, а на приемной стороне - входной блок согласования 5 с электрической сетью, блок синхронного детектора (БСД)6, задающий генератор 7 (N4- 1) блоков интегри (Л с ю СО 00 J У иг. 1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 " 04 В 3/54

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ *

И ASTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3832063/24-09 (22) 29.12.84 (46) 30.05.86. Бюл. Ф 20 (71) Государственный научно-исследовательский энергетический институт им. Г.И. Кржижановского (72) А.N.Èîíîìàðåâ и Е.С.Толкачева (53) 621.391.31(088 ° 8) (56) Система телесигнализации с использованием наложенных частот тонажного диапазона. — Электрические станции, 1975, N 5, с. 56-58.

Авторское свидетельство СССР

В 692100, кл . Н 04 Б 3/54, 1979.

„„SU 12 4980 А1 (54) СИСТЕМА ПЕРЕДАЧИ ИНФОРМАЦИИ ПО

ЭЛЕКТРИЧЕСКИМ СЕТЯМ (57) Изобретение относится к радиосвязи. Повышается помехозащищенность и быстродействие. Устр-во содержит на передающей стороне задающий генератор 1, формирователь информационных сигналов 2, усилитель мощности

3 и выходной блок согласования 4 с электрической сетью, а на приемной стороне — входной блок согласования

5 с электрической сетью, блок синхронного детектора (БСД)6, эадакиций генератор 7 (N + 1) блоков интегри1234980 рования (БИ) Я, блок управления 9, (N + 1) блоков памяти 10, пороговый блок 11, компаратор 12, триггер 13, элемент И 14, распределитель импульсов (РИ) 15 и дешифратор информационных сигналов (ДИС) 16. На передающей стороне формируется требуемая кодовая комбинация, поступающая в электрическую сеть. Информация из сети поступает на приемную сторону, где в БИ 8 накапливается сигнал,с выхода БСД 6 в течение периодов сети, затем в течение одного периода сети считывается и сбрасывается наИзобретение относится к радиосвязи и может быть использовано в системах передачи информации по электрическим сетям в тонажном диапазоне частот. 5

Целью изобретения является повышение помехозащищенности и быстродействия.

На фиг. I приведена структурная электрическая схема системы передачи информации по электрическим сетям; на фиг. 2 — структурная электрическая схема блока синхронного детектора и блока интегрирования.

Система передачи информации по электрическим сетям содержит первый задающий генератор 1, формирователь

2 информационных сигналов, усилитель

3 мощности, вьиодной блок 4 согласования с электрической сетью, входной блок 5 согласования с электрической .сетью, блок 6 синхронного детектора, второй задающий генератор 7, (N + 1) блоков 8 интегрирования, блок 9 управления, (М + 1) блоков 10 памяти, пороговый блок 11, компаратор 12, триггер 13 элемент И 14, распределитель 15 импульсов и дешифратор 16 информационных...сигналов. При этом блок 6 синхронного детектора содер- ЗО жит К синхронньи детекторов 17 и (К-1) фазовращателей 18, а блок 8 интегрирования содержит К интеграторов 19, К блоков 20 выделения модуля сигнала и блок 21 выделения мак 35 симального сигнала. копленное значение, Сигнал с выходов

ВИ 8, пройдя блоки памяти 10, компаратор 12 z» элемент И 14, поступают на РИ 15„ который возвращается в исходное положение триггером 13. Сигналы с. выходов всех разрядов РИ 15 и сигнал с выхода порогового блока

11, амплитуда которого последовательно увеличивается и уменьшается до нуля в течение ь периодов сети, поступают на соотв-щие входы ДИС 16, в котором расшифровывается принятая кодовая информация .Даны примеры выполнения БИ8 и БСД 6 . j з.п.ф-лы,2 ил.

Система передачи информации по электрическим сетям работает следующим образом.

На передающей стороне первый задающий генератор 1 непрерывно формирует частоту сигнала, которая поступает на вход формирователя 2, В формирователе ?, который запускается от датчиков или диспетчером, в соответствии с передаваемой информацией и строго синхронно с характерной точкой периода сети (что обеспечивается синхронизацией от сети) формируется требуемая кодовая комбинация.

Сигнал с выхода формирователя 2 через усилитель 3 и выходной блок 4 вводится в электрическую сеть.

На приемной стороне второй задающий генератор формирует ту же частоту, что и первый задающий генератор равенство частот обеспечивается синхронизацией генераторов от общей частоты сети.

Информация из сети через входной блок 5 поступает на блок 6, на управляющий вход которого подается сигнап с выхода второго задающего генератора.

В блоке 6 управляющие сигналы синхронньи детекторов сдвинуты относительно соседних на угол П /К рад фазовращателями 18. Сигнал с выхода каж дого из синхронных детекторов накапливается в соответствующих интеграторах

19 блоков 8 в течение периодов частоты сети, Число периодов частоты сети, составляющих период интегрироваз 12349 ния Определяется по условию Отстрой ки от сетевых помех. Начало интегрирования, общее для всех К интеграторов одного блока интегрирования, сдвинуто по сравнению с соседними блоками интегрирования на один период частоты сети. Сигналы с выходов интеграторов 19 в каждом из блоков 8 поступают на входы блока 21. На выход блока 2 1 проходит сигнал с того из К каналов блока 6, для которого минимальна разность фаз входного сигнала и управляющего сигнала синхронного детектора 17. Выполненные таким образом блоки 6 и 8 .позволяют выделить сигнал при произвольной его фазе на входе приемника.

Каждый из блоков 8 накапливает сигнал с выхода блока 6 синхронного детектора в течение о периодов сети, затем в течение одного периода сети происходит считывание и сброс накопленного значения. Амплитуда выходного импульса блока 8 пропорциональна накопленному значению сигнала. В 25 блоке 9, выполненном на основе кольцевого распределителя, формируются последовательности импульсов для управления накоплением, считыванием я сбросом информации для каждого из блоков 8 интегрирования. Сигналы . с выходов всех блоков интегрирования поступают на входы порогового блока 11.

При появлении сигнала на входе приемного устройства через каждый период сети на входе порогового блока 11 появляется импульс, амплитуда которого равна значению сигнала, накопленного в том блоке 8 интегрирования, с выхода которого в данный момент поступает сигнал. В течением периодов сети амплитуды импульсов на входе порогового блока

11 будут последовательно нарастать, 4> увеличиваясь с каждым шагом. Через время, равное и периодам сети, амплитуды импульсов на входе порогового блока 11 станут равными вплоть до момента исчезновения сигнала на входе приемного устройства, а затеи будут последовательно уменьшаться до нуля в течение ь периодов с ти, Сигналы с выходов блоков 8 посту- лают также на входы компаратора 12, на одни входы непосредственно, а на другие — через блоки 10. Сброс ин80 4 формации в каждом из блоков 10 осущестнляется одновременно со сбросом информации следующегo блока 8 интегрирования. Таким образом, в течение каждого периода сети в компараторе

12 происходит сравнение сигнала, поступившего с блоков интегрирования

8 в текущий период, с сигналом, поступившим в предшествующий период.

Сигнал на выходе компаратора 12 появляется в том случае, когда текущее значение сигнала больше предЫдущего, т.е. cигнал на выходе компаратора

12 будет появляться в течение H периодов сети, начиная с момента появления сигнала на входе приемного устройства, вплоть до появления установившегося значения сигнала на выходах блоков 8.

При первом срабатывании порогового блока 11 триггер 13 переходит из нулевого состояния в " 1" и сигнал с выхода триггера 13 дает разрешение на запуск распределителя 15, число разрядов которого соответствует числу элементов кодовой комбинации. При появлении тактового импульса, который формируется из напряжения сети, распределитель 15 переходит в первое положение. При приходе следующего тактового импульса через период сети распределитель 15 переходит во второе положение, но при наличии в этот момент сигнала на выходе компаратора 12, который свидетельствует о том, что установившееся значение сигнала на выходах блоков интегрирования 8 еще не достигнуто, распределитель 15 e e3 ne eH H 1 BHOBb возвращается в первое положение. Распределитель 15 будет возвращаться в первое положение до тех пор, пока не исчезнет сигнал на выходе компаратора 12, что соответствует фиксированному сдвигу на периодов сети относительно момента появления сигнала на входе приемного устройства. После этого с приходом. каждого следующего тактового импульса распределитель

15 будет переходить в новое положение ° Сигнал с последнего разряда распределителя 15, соответствующик последнему элементу кодовой комбинации сигнала, устанавливает триггер

13 в нулевое состояние и тем самым возвращает распределитель 15 в исходное положение. Сигналы с выходов всех разрядов распределителя 15 и сигнал с выхода порогового блок, 11 поступают на соответствующие входь1 дешифратора 36, в котором расшифров;1вается принятая кодовая комби 1ация„

Формула изобретения

1,, Система передачи информации пo lg эпектрическим сетям, содержащая на передающей стороне последовательно соединенные первый задающий генера-. тор, формирователь информаиионньг си1 налов чсилитель МОщности и ВыхОд" 15 ной блок согласования с электрической сетью, при этом синхронизирую.Щие Входы первого задающего генера тора и формирователя информационньг сигналов объединены и соедичены с 20 электрической сетьюр а на приемной стороне последовательно соединенные .входной блок согласования с электрической сетью, и блок синхронного детектора, управляющий вход которого соединен с Вьлодом второго задаюшего генератора, М блоков интегрирования, входы которых. объединены и подключены к выходам блока синхронного детектора, а также дешифратор информациоп- ЗС них сигналов и блок управления, N выходов которого соединены с угравляющими входами соответствующих М блоков интегрирования, при этом синхронизирующие входы блока управления и второго задающего генератора объединены и соединены с электрической сетью, отличающаяся тем, что, с целью повышения помехозащищенности и быстродействия, на приемной 1О стороне введены (й + t)-й блок интегрирования (И + i) блоков памяти., пороговый блок, триггер и носледоьательно соединенные компaparop„ элемент И и распределитель импульсов„ 1 выходов которого соединены с m, входами дешифратора информационных сигналов, упр-вляющий вход которого соединен с первым входом триггера и с выходом порогового блока, (Н + I) входы "-оторого Объединены с соответствующими первыми (N + 1) Входами компаратора, входами соответствующих (11 + 1) блоков памяти и подключены к Выходам соответствующих,5I + 1) блоков интегрирования, причем управляющий вход каждого последующего со

Второго по (N + 3) блока интегрирования объединен с управляющим входом соответствующего предыдущего с перВого по hl --й блока памяти, управляющий вход первого блока интегрирования об;.единен с управляющим входом (Й + i)-го блока памяти, выходы (К +

+ 1) блоков памяти соединены с соответствуюнрп1и вторыми (й + ) входами компаратора, при этом второй вход элемента И соединен с вторым выходом распределителя импульсов, t - i выход которого соединен с Вторым входом триггера, выход которого подключен к второму Входу распределителя импульсов, синхронизирующий вход которого объединен с синхронизирующим Входом блока управления, а параллельный

Вход (М + 1) блока интегрирования соединен с параллельным выходом блока синхронного детектора.

2. Система по п. 1, о т л и ч а— ю щ а л с я ."ем, что блоки интегрирования Выполнены содержащими интеграторов., выходы которых через соответствующие К блоков выделения модуля сигнала соединены с соответствующими k входами алока выделения максимального сигнала. выход которого является выходом блока интегрирования, параллельным входом которого являются входы К интеграторов.

)234980

Составитель В.Шевцов

Техред О.Гортвай Корректор M,Äåì÷èê

Редактор К.Волощук

Заказ 2990/58

Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

f13035, Хосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4