Устройство для умножения в системе остаточных классов

 

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих арифметических устройств, работающих как в системе остаточных классов (сок), так и в позиционных S-ичньгх системах. Цель изобретения повышение точности работы устройства . Устройство для y ffloжeния в СОК содержит два блока хранения констант, первый сумматор, три блока умножения , элемент задержки и шесть групп элементов И. Новым в устройстве для умножения в СОК является то, что в него дополнительно введены три сумматора , четвертый блок умножения, два блока умножения на константу, два преобразователя кода СОК и два мультиплексора. I ил. С to оо а 4 IND

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУБЛИК (w 4 С 06 Р 7/72

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ/ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3807694/24-24 (22 20,09.84 (46) 07.06.86. Бюл. У 21 (72) В.Г.Евстигнеев, А.H.Êîøàðíîâñкий, А.В.Маркин и А.С.Новожилов (53) 681.3(088.8) (56) Авторское свидетельство СССР

Ф 1100619, кл. G 06 F 7/49, 1982.

Авторское свидетельство СССР

Ф 962942, кл. G 06 F 7/72, !980. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ В СИС—

ТЕМЕ ОСТАТОЧНЫХ КЛАССОВ (57) Изобретение относится к вычислительной технике и может быть использовано для построения быстродейЛ0 1236472 А 1 ствующих арифметических устройств, работающих как в системе остаточных классов tC0K), так и в позиционных

S-ичных системах. Цель изобретения повышение точности работы устройства. Устройство для умножения,в СОК содержит два блока хранения констант, первый сумматор, три блока умножения, элемент задержки и шесть групп элементов И. Новым и устройстве для умножения в СОК является то, что в него дополнительно введены три сумматора, четвертый блок умножения, два блока умножения на константу, два преобразователя кода СОК и два мультиплексора. ил.

1236472

А=(",, !!г ); В=(Р, А-А =(О, у );

2, Р,) 2 (3) В-В,=(,О)

1 (4) к !!

R,=1/2I> Р, R = П Р, >: )1И4!

S=(2 0,0.. °,0) .

А А,R +А; В=В R +В (6) где А,=

А

Р., 2 если П,(К в, -(„--) (7) 50

Тогда

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих арифметических устройств, работающих как в системе остаточных классов (СОК), так и в позиционных

S-ичных системах, Целью изобретения является повышение точности.

На чертеже представлена схема 10 устройства для умножения в системе остаточных классов.

Устройство для умножения в системе остаточных классов содержит коммутаторы 1 и 2, вход 3 первого операнда, блоки 4 и 5 элементов И, тактовые входы б и 7 устройства, элемент 8 задержки, блоки 9-12 элементов И, блок 13 умножения, вычитатель 14, блок 15 хранения констант, г0 преобразователь 16 позиционного кода в непозиционный код, блоки 17 и 18 умножения, сумматор 19, выход 20 старшего разряда произведения устройства, сумматор 21, выход 22 млад- 35 шего разряда произведения устройства, блок 23 умножения, блоки 24 и

25 умножения на константу, блок 26 хранения констант, преобразователь

27 позиционного кода в непоэиционный код, вычитатель 28, вход 29 второго операнда устройства.

B основу работы устройства для умножения в системе остаточных -классов положено следующее, h 35

Обозначим Р =П P =R R и запишем .! г

j1I первый А и второй В операнды в виде

А А-А 1

2 ! °

В =В-В, В, fx3 — ближайшее к х целое.

А B A, B, Р+А B,К„+А,В! R,+

+А В

Всегда можно так сгруппировать основания СОК, что получится система из двух составных оснований В. =

1 Р и R = П Р;.

; г ; 1 !! <-!

Тогда А и М можно записать в виде вычетов по составным основаниям

Дальнейшее состоит в том, чтобы

nopeïèòü (О,g ) и (!7,0) соответственно на К, и R, в результате чего

2 получаем А,, и В, . Обозначим в (2)

F=A, Bг, D=A2B,, представим их в виде (I ), т.е, F=F, R2+F2, D=D„P. +D и подставим в (2) . Получаем

А В=(А„Bi+F! +О! ) $ + (F2 В! + (5 т.е. старший и младший разряды произведения.

В выражении (5) вместо Р применено обозначение S которое будем называть основанием позиционной S-ичной системы. счисления. При этом возможны следующие случаи.

При 5 = Р в сумматоре 21 результат может достигать величины (2Р. Следовательно, этот сумматор должен быть рассчитан на такой расширенный диапазон, для чего потребуется расширение операндов, поступаюших на его входы на основание дополнительного диапазона Р„ +! > 2. При Б =Р/2 переполнения в сумматоре 21 не будет.

Здесь необходимо, чтобы одно иэ оснований СОК было четным, т,е ° пусть

Р, =2, I. >t. Тогда можно записать (tT,}p

А

2 .111 д 3 если 1 > К

А-А =(у,у ); (8)

А„ = (),! )„; (9)

В,:=(а ) (10)

B-B =(1,0);;8=(I ); (11)

1 Р

Блок 15 хранения констант имеет следующую кодировку 1 для Р, 8, Р =7, Р =9 R,=- — Р ) .

1236472

Выход

Выход

Вход

4,1,8.

4,1

5,0

0,0,0

l,1,l

0,0

5,2

6,1

6,3

7,2

2,2,2

2,2

7,4

0,3

3,3,3

4,4,4

5,5,5

3,3

0,5

l,4

4,4

l,6

5,5

2,0

3,6

6,6,6

6,6

3,1

4,0

7,0

4,2

5,1

0 1

5,3

6,2

1,2

6,4

7,3

2,3

7,5

0,4.3,4

0,6

l 5

4,5

5 6

1,0

2,1

3,0, 6,0

3,2

0,2

4,3

1,3

2,4

7,6

3,5

0,0

4,6

Блок 26 хранения следующую кодировку

P 9 R P )

Вход

1

3

5 б

Устройство для умножения чисел в системе остаточных классов работает следующим образом.

По первому тактовому сигналу, 50 поступающему на устройство по входу

6, операнды А=(о,, Ы,...,о(„) и В

= (В „, В,,..., В„), представленные ко- дом СОК, по входам 3 и 29 поступают на коммутаторы 1 и 2. С выхода первого коммутатора 1 вычеты (al, ,...,Ы ) операнда А, представляю"

К шие макрокозффициенты А, поступают на адресные входы первого блока 15 констант имеет (для P„=S, Р =7, Выход

0,0,0 . 2,2,2

3,3,3

4,4,4

5,5,5

6,6,6

7,0,7

0,1,8

7,0,7

0,1 8

1,2,0

2,3,1

3,4,2

4,5,3

5 á,4

6,0 5

7,1,6

0,2,7

1,3,8

2,4,0

3,5,1

4,6,2

Вход Выход " Вход

5,0,3

6,1,4

7,2,5

0,3,6

1,4,7

2,5,8

3,6,0

4,0,0

5 1,1

6,2,2

7,3,3

0,4,4

1,5,5

2,6,6

3,0,7

5,2,0

6,3,1

7,4,2

0,5,3

1,6,4

2,0,5

3,1,6

4,2,7

5,3,8

6,4,0

7,5,1

0,6,2

l 0,3

2,1,4

3,2,5

4,3,6

5,4,7

6,5,8

7,6,0

0,0,0

1236472 хранения констант, с выхода которого перекодированные н соответствии с (7} на основании Р,,...,Р„ поступают на вход вьгчитаемого нычитателя 14. На вход уменьшаемого нычитателя 14 с выхода первого коммутатора ! поступают вычеты (Ы,,cx °,,с „) операнда A. В нычитателе 14 происходит нычисление величины, пропорциональной А, т.е. выполняется выражение (8). Па значению g =А преабра1 зователь 16 кода СОК в соответствии с (9) формирует А„, представленное по основаниям Р,Р „...,Р . С ныхо

1 2 " 4 да первого блока 15 хранения конс,тант снимается макрокоэффициент А>, поступающий на соответствующие входы блокон 13, 17 и 24. С выхода преобразователя 16 снимается макрокоэф20 фициент А„, поступающий на входы блоков 23, 18 умножения и блока 9 элементов И.

Одновременно с выхода второго коммутатора 2 вычеты {В,,В,...,В„) операнда В поступают на вход уменьшаемого нычитателя 28. С выхода второго коммутатора 2 вычета (В„, В... ...,В„) операнда В, представляющие макрокоэффициент В, поступают на адресные входы второго блока 26 zpaЗО нения констант, с выхода которого перекодированные в соответствии с (!0) на основания Р„,Р,...,Р„, поступают на вход нычитаемого вычитателя 28, в котором происходит вычисление величины, пропорциональной В„, т.е. выполняется выражение (4) . По значению >g =В, в соответствии с (112 преобразователь 27 кода СОК формирует

В,, представленное по основаниям

P,,P,,......,,Р„ . Одновременно с выхода второго блока 26 хранения констант снимается макрокоэффициент В, поступающий на соответствующие вхоцы блоков 17 и 25. С выхода второго преобразователя 27 кода СОК снимается макрокоэффициент В„, поступающий на вторые входы блоков 13 23 и 18 умножения и на вход блока IQ, элементов

И. С выхода блока 18 умножения величина А,В,, пройдя открытые элементы

И блока 4, поступает на вход 19 сумматора. С выхода блока 1? умножения величина А Вд, пройдя открытые эле-,— менты блока И 5, поступает на сумматор 21.

С выхода блоков 13 и 23 умножения величины D=A В, и F=A В поступают на вторые информационные входы соотнетст зенна первого 1 и второго

2 коммутатаро з. На этом первый такт работы устройства заканчивается.

Второй такт работы устройства начинается снятием с тактового входа

6 сигнала и подачей на. тактовый вход

7 устройства сигнала, По этому сигналу неличины 0 и Р, представленные кодом СОК, через вторые информационные входы поступают соответственно в первый l и второй 2 коммутаторы.

Разложение !2 и Г на макракоэффициенты D,, !2, F, и Р происходит аналогично разложению величин А и В на макрокоэффициентьг А, А, 8, и В

1 °

В результате такого разложения с выхода первого блока I5 хранения констант соответственно снимается макрокоэффициент D поступающий на соответствующие входы блоков 13, 17 и 24. С вьгходав преобразонателя 16 кода СОК снимается макрокоэффициент !

22, поступающи л на первые нходы блоков 23 и 18 умножения и элементов И блока 9. С выхода второго блока 26 хранения констант снимается макрокоэффициент F поступающий на соатветст зующие входы блоков 17 и 26.

С выхода преобразователя .? : кода

СОК снимается макрокаэффициент Р г.оступающий на вторые входы блоков

l3, 23.и 18 умножения, за вторые входы элементов И блока 10.

Величины D u F через открытые элементы И блока 9 и блока 10 поступают на входы сумматора !9.

Величинь| П и Р, блоками 24 и 25 умножения на константу превращенные в D R,, и F R через открытые элементы И блока Il и блока 12 поступают на входы сумматора 21.

Перед появлением на выходах блоков 13 и 23 умножения произведений

D„ F, и D„ F,, сигнал с тактового входа

7 снимается. В результате коммутаторы I и 2 закрываются.

Время задержки элемента S выбирается таким, чтобы после снятия сигнал с входа 7 элементы И блоков

9-!2 оставались открытыми до окончания процесса суммирования в сумматорах 19 и 21, н результате работы которых образуются старший (с весом Я ) и младший (с весом S ) разряды прои ведения.

Если при образовании ачередпой

"уммы в сумматоре 21 результат бу7 12364 дет S, то формируется сигнал переноса, поступающий на вход переноса сумматора 19. Одновременно значение сумматора 21 в этом случае уменьшается на величину S> так как S=

Е-1

=(2,0,...,О), то вычитание выполняется только по основанию Р, Таким образом, предлагаемое устройство может быть использовано в вычислительных блоках, работающих как в СОК, так и в позиционно-остаточной S-ичной системе счисления, в то время как известное устройство работало только в системе остаточных классов. 15

Формула изобретения

Устройство для умножения в системе остаточных классов, содержащее два блока хранения констант, первый сумматор, три блока умножения, элемент задержки, шесть блоков элементов И, первый преобразователь позиционного кода в ненозиционный код, причем выход первого блока хранения констант соединен с нулевыми входами первого и второго блоков умножения, второй вход второго блока умножения соединен с выходом второго блока хранения констант, первый тактовый вход устройства соединен с управляющими входами первого и второго блоков элементов И, второй тактовый вход устройства соединен с входом элемента.задержки, выходы второго и третьего блоков умножения соединены соответственно с информационными входами второго и первого блоков элементов

И, выходы первого, третьего и четвер40 того блоков элементов И соединены соответственно с входами первого, второго и третьего слагаемых первого сумматора, выход которого является выходом старшего разряда произведения устройства, о т л и ч а ю щ е — 4 е с я тем, что, с целью повышения точности, оно содержит два вычитателя, два коммутатора, второй преобразователь позиционного кода в непозиционный код, четвертый блок. умножения, второй сумматор и дча блока умножения на константу, причем входы первого и второго операндов устройства соединены с первыми информационными входами соответствующих коммута-5 торов, вторые информационные входы

72 8 которых соединены соответственно с выходами первого и четвертого блоков умножения, первый вход первого блока умножения соединен с входом первого блока умножения на константу, выход которого соединен с информационным входом пятого блока элементов И, выходы второго, пятого и шестого блоков элементов И соединены соответственно с входами первого, второго и третьего сла-аемых второго сумматора, выход переноса и выход суммы которого соединены соответственно с входом переноса первого сумматора и выходом младшего разряда произведения устройства, первый тактовый вход которого соединен с первыми управляющими входами первого и второго коммутаторов, вторые управляющие входы которых соединены с входом элемента задержки, выход которого соединен с управляющими входами третьего, четвертого,пятого и шестого блоков элементов И, выходы разрядов К осно. ваний первого коммутатора соединены с адресным входом первого блока хранения констант, выход которого соединен с входом вычитаемого первого вычитателя, вход уменьшаемого и выход которого соединены соответственно с выходом разрядов первого коммутатора и входом первого преобразователя позиционного кода в непозиционный код, выход которого соединен с информационным входом третьего блока элементов И, с первыми входами третьего и четвертого блоков умножения, выходы разрядов (n-k) оснований (n количество оснований, k — целое число) второго коммутатора соединены с адресным входом второго блока хранения констант, выход которого соединен .с входом второго блока умножения на константу и входом вычитаемого второго вычитателя, вход уменьшаемого и выход которого соединены соответственно с выходом разрядов второго коммутатора и входом второго преобразователя позиционного кода в непозиционный код, выход которого соединен с вторыми входами первого, третьего и четвертого блоков умножения и с информационным входом четвертого блока элементов И, выход второго блока умножения на константу соединен с информационным входом шестого блока элементов И.

1236472

Составитель А.Клюев

Редактор Г.Волкова .Техред М.Ходанич Корректор В.Бутяга

Заказ 3091/51

Тираж 6?1 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4