Анализатор спектра

 

Изобретение относится к измерительной технике. Может использоваться для измерения амплитудного спектра периодических сигналов, например высших гармоник напряжений промьшшенной электросети. Цель изобретения - повышение быстродействия, достигается цифровым управлением величинами приращений амплитуды и фазы генератора компенсирзтощего сигнала (ГКС) при сохранении требуемого качества переходных процессов регулирования. Анализатор содержит вычитающее устройство 1, блок 2 выделения ортогональных составляющих сигнала , в состав которого входят цифроаналоговый преобразователь (ЦАП) 3, регистр (РГ) 4, ключи 5 и 7, интеграторы 6 и 8 и пороговые элементы 9 к 13, сдвиговые регистры 10 и 14, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11 и 15, коммутаторы 12 и 16, D-триггер 17, реверсивный счетчик 18, оперативное запоминающее устройство (ОЗУ) 19 и 20, блок 21 выделения нулевого кода, дешифратор 22, арифметический блок 23, содержащий сумматор 24 и ОЗУ 25, ГКС 27, содержащий ЦДЛ 32 и 34, РГ 35 и 33, источник 31 опорного напря -; жения. В анализатор также входят пульт управления 26, блок 28 констант . РГ 29, индикатор 30 и блок синхронизации 36. 3 ил. I (Л С ( со 00 vj

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„, 80„„1237987 511 а G 01 R 23/16

ГОСУДАРСТВЕННЫЙ КОМИТЕТ CCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ . Г Р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ".

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

». (21) 3772210/24-21 . (22) 16.07.84 (46) 15.Q6.86..Бюл. У 22 (71) Институт электродинамикиАН УССР (72) В.В.Брайко, И.П.Гринберг, В.Е.Ефремов, О. Л.Карасинский и С.Г.Таранов (53) 621.317(088.8) (56) Алиев Т.М. и др. Автокомпенсационные измерительные устройства пе ременного тока. M.: Энергия, 1977, с.128, 230. (54) АНАЛИЗАТОР СПЕКТРА (57) Изобретение относится к изме рительной технике. Может использоваться для измерения амплитудного спектра периодических сигналов, например высших гармоник напряжений промьппленной электросети. Цель изобретения — повышение быстродействия,достигается цифровым управлением величинами приращений амплитуды и фазы генератора компенсирующего сигнала (ГКС) при сохранении требуемого качества переходных процессов регулирования. Анализатор содержит вычитающее устройство 1, блок 2 выделения ортогональных составляющих сигнала, в состав которого входят цифроаналоговый преобразователь (ЦАП) 3, регистр (РГ) 4, ключи 5 и 7, интеграторы 6 и 8 и пороговые элементы 9 и 13, сдвиговые регистры 10 и

14, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ ll и 15, коммутаторы 12 и 16, D-триггер 17, :реверсивный счетчик 18, оперативное запоминающее устройство (ОЗУ) 19 и

20, блок 21 выделения нулевого кода, дешифратор 22, арифметический блок

23, содержащий сумматор 24 и ОЗУ 25, ГКС 27, содержащий ЦАП 32 и 34, РГ

35 и 33, источник 31 опорного напря -;. жения. В анализатор также входят пульт управления 26; блок 28 констант. РГ 29, индикатор 30 и блок синхронизации 36. 3 ил..

1237987

Изобретение относится к измеритель— ной технике и может быть использовано для измерения амплитудного спектра периодических сигналов, в частности высших гармоник напряжений промыш- 5 ленной электрической сети.

Цель. изобретения — повышение быстродействия и точности измерений.за счет реализации цифрового управления

:величинами приращений амплитуды и фа в 1О зы генератора компенсирующего сигнала при сохранении требуемого качества переходных процессов регулирования.

На фиг.1 приведена структурная схе->5 схема предлагаемого анализатора спектра; на фиг.2 — временная диаграмма управляющих импульсов блока синхронизации; на фиг.3 — принцип фор-. формирования приращения переменной величины.

Анализатор спектра содержит соединенное последовательно со входом вычитающее устройство 1, блок 2 выделения ортогональных составляющих сигнала, содержащий цифроаналоговый пре образователь 3 с регистром 4 на цифровом входе и подключенные к выходу преобразователя 3 последовательно соЗО .единенные ключ 5 с интегратором 6 и ключ 7 с интегратором 8. Выход вычитающего устройства 1 соединен с аналоговым входом преобразователя 3. К выходу интегратора 6 подключены последовательно соединенные пороговый элемент 9, сдвиговый регистр 10, элемент ИСКЛЮЧАЮЯЕЕ ИЛИ 11 и двухвходовый коммутатор 12. К выходу интегратора 8 подключены последовательно соединенные пороговый элемент 13, сдвиговый регистр 14 и элемент ИСКЛОЧАЮЩЕЕ ИЛИ 15, выход которого соединен со вторым входом коммутатора

12. Помимо этого анализатор содер4с; жит подключенный к выходам сдвиговых регистров 10 и 14 двухвходовой коммутатор 16, К выходу коммутатора 12 подключены каскадно соединенныеЗ— триггер 17, реверсивный счетчик 18 с оперативным запоминающим устройством 19, предназначенным для регенерации состояния счетчика, элемент

20 памяти, предназначенный для ре генерации состояния триггера 17. Для этого вход и выход элемента 20 памяти соединены соответственно с выходом и 33 -входом триггера 17. Схема

21 выделения нулевого кода включена между выходом 3 апоминающе го у с тройства 19 и входом сброса триггера 17.

Выход реверсивного счетчика 18 соединен также с дешифратором 22, второй вход которого подключен к выходу коммутатора 16. Анализатор также содержит арифметический блок 23, состоящий из сумматора 24 с оперативным запоминающим устройством 25 на выходе. Второй вход сумматора 24 подключен посредством общей шины к выходам дешифратора 22 и пульса 26 управления., Выход запоминающего устройства 25 соединен со входами генератора 27 компенсирующего сигнала, блока

28 констант и регистра 29 с индикатором 30 на выходе. Генератор 27 компен сирующего сигнала содержит последова— тельно соединенные источник 31 опорного напряжения, цифроаналоговый преобразователь 32 с регистром 33 на цифровом входе и цифроаналоговый преобразователь 34 с регистром 35. Вход регистра 33 является входом регулировки амплитуды и подключен к выходу запоминающего устройства 25. Выход цифроаналогового преобразователя 34 является выходом генератора 27 и подключен ко второму входу вычитающего устройства 1. Выход блока 28 констант подключен ко входам регистров

4 и 35. Для синхронизации узлов анализатора с периодом входного сигнала предназначен связанный со входом блок 36 синхронизации. Выходы блока

36 подключены ко входам регистров 4, 10, 14, 29, 33 и 35 кл:очей 5 и 7, интеграторов 6 и 8, коммутаторов !2 и 16, триггера 17, счетчика 18, запоминающих устройств 19, 25 схемы 21 выделения нулевого кода элемента

20 памя ги дешифратора 22, пульта 26 управления и блока 28 констант. Цифроаналоговые преобразователи 3, 32 и 34 являются типовыми элементами и используются в качестве перемножителей, один вход которых цифровой, а второй аналоговый. Реверсивный счетчик 18 имеет входы управления реверсом, тактировки, информационные входы и вход управления записью кодов по информационным входам, подключенные соответственно к выходам триггера 17, блока 36 синхронизации, оперативного запоминающего устройства 19 и блока 36 синхронизации.

Схема 21 выделения нулевого кода представляет собой стробирующий де1237987 шифратор нулевого кода запоминающего устройства 19 ° Дешифратор 22" таблица показательной, функции с основанием степени равным двум. Показатель степени этой таблицы задается кодом реверсивного счетчика 18. В зависимости от выходного сигнала ком- мутатора 16 дешифратор 22 формирует приращение положительной или отрицательной величины. Арифметический блок 23 реализован на основе накапливающего сумматора, образованного сумматором, 24 и запоминающим уст.ройством 25. При поступлении импульса записи на соответствующий вход запоминающего устройства 25 арифметический блок 23 осуществляет суммиро вание входного кода с общей шины с выходным кодом запоминающего устройства 25, адрес которого задается блоком 36 синхронизации, с последующей записью суммы по тому же адресу.

Пульт 26 управления предназначен для задания кода номера гармоники. Блок

28 констант представляет собой постоянное заломинающее устройство, которое хранит таблицу синусов и косио нусов в диапазоне 0 — 360 . Блок 36 синхронизации является типовым узлом спектроанализирующей аппаратуры и может быть реализован каскадным соединением формирователя, умножителя частоты и распределителя импульсов.

Блок 36 обеспечивает формирование последовательностей импульсов, изображенных на фиг.2, в течение каждого периода Т входного сигнала; Импульсы

Uä используются для замыкания ключа

5 и перевода блока 28 .констант в режим воспроизведения косинусов. Импульсы U используются для замыкания клюЬ ча 7. Импульсы Пс осуществляют сброс интеграторов 6, 8 и запись информации в регистры 29 и 33. Импульсы Ц4 производят сдвиг информации в регистрах 10 и 14. Импульсы U осуществляют запись информации в регистр 4.

Импульсы U производят запись кодов в регистр 35 и запоминающее устройство

25. Импульс. U стробирует пульт 26 и управления. Импульс U стробирует дешифратор 22. Импульсы U óïðàâëÿþò переключением коммутаторов 12„ 16 и управляют адресными шинами запоминающих устройств 19, 20 и 25. Количество адресов и соответственно входов коммутаторов равно двум. При наличии импульса U< коммутаторы переключаются. в верхнее по схеме положение. Импульсы U „ производят запись информации в триггер 17 и счетчик 18.

Импульсы U< являются тактовыми для счетчиков 18 и стробирукщими для схемы 21- выделения нулевого кода.

Импульсы U< производят запись информации в запоминающие устройства

19 и 20.

Устройство работает следующим образом.

10

При поступлении на вход анализато,ра спектра периодического сигнала с периодом Т на выходах интегратора 6 и 8 блока 2 формируются соответственно напряжения косинусной и синусной ортогональных составляющих сигнала компенсации измеряемой гармоники.

Измеряемая гармоника определяется частотой выходного сигнала блока 28

20 пряжением опорного источника 31. Регулировкой амплитуды генератора 27

45 управляет сигнал косинусной ортогональной составляющей. Цифроаналоговый преобразователь 3 используется в режиме разделения времени. Это достигается поочередной коммутацией его выхода с помощью ключей 5 и 7 ко входам интеграторов 6 и 8 при одновременной смене вида опорных сигналов (синусный или косинусный) на втором входе преобразователя 3. Пороговые элементы 9 и 13 выделяют знаки полярностей ортогональных составляю55 щих, а сдвиговые регистры 10 и 14 в совокупности с элементами 11, 15 и констант, которая кратна частоте входного сигнала и определяется номером гармоники задаваемым с пульта

26 управления. Код номера гармоники

25 через заданные интервалы времени суммируется с содержимым арифметического блока 23 по адресу хранения фазы раэ за период, производя тем самым К-кратный опрос блока 28 констант в течение периода Т. При этом на вы ходе блока 28 формируется цифровая синусоида (косинусоида) К-й гармоники, начальная фаза которой определяется кодом по этому адресу в начале

35 периода входного сигнала. Приращениями фазы управляет сигнал синусной ортогональной составляющей. Выходной . сигнал генератора 27 компенсации фор" мируется иэ косинусного опорного сиг-.

40 нала блока 2, а амплитуда сигнала генератора 27 задается кодом цифро- аналогового преобразователя 32 и на"

5,12379

ИСКЛЮЧАЮЩЕЕ ИЛИ фиксируют знаки ортогональных составляющих в текущем и предыдущем периодах и ныявляют наличие повторения знаков по каждой составляющей. Алгоритм формирования 5 приращений является одинаковым для обоих параметров (амплитуды и фазы) генератора 27 компенсирующего сигнала. Поэтому блоки формирования приращений: триггер 17, счетчик 18 и схе- 10 . Р- . ° ма 21 выделения нулевого кода — используется поочередно в режиме разделения времени. Этот режим обеспечивается коммутаторами 12, 16 и запоминающими устройствами 19 и 20, фиксирующими 15 текущие состояния триггера 17 и счетчика 18, на основе которых формируются приращения фазы и амплитуды, для по следующе го во сс тано элен ия э тих п араметров в следующем периоде,. Формирование приращений происходит по следующему принципу. Если состояние pesepcHBHoro счетчика 18 равно нулю, то схема 21 сбрасывает триггер !7, что переводит счетчик 18 в режим сложе-. ния. При этом пока. ортогональная составляющая не изменит свой знак состояние счетчика увеличивается каждый период на одну единицу. Это приводит к нарастанию модуля приращения, ЗО регулируемого ортогональной составля.— ющей параметра, на выходе дешифратора

22 по показательному закону. Знак кода приращения на выходе дешифратора равен знаку ортогональной состав- 35 ляющей в текущем периоде. После смены знака ортогональной составляющей, что происходит при достижении режима перекомпенсации, триггер 17 устанавливается элементом ИСКЯКЧАЮЩЕЕ ИЛИ н 4О единичное состояние, соответствующее переводу счетчика 18 в режим вычитания. Перевод счетчика в режим вычитания приводит к формированию убывающих по величине приращений и план-45 ному завершению процесса компенсации гRpMQHHKH. Режим вычитания сохраняется до полного обнуления счетчика

18.

Алгоритм управления приращениями, реализованный посредством введенных в устройство функциональных узлов, смоделирован на ЭВМ. В зависимости от дискретности перестройки параметров генератора компенсации выигрыш по быстродействию составляет от двадцати до пятисот раз.

Предложенное устройство позволяет повысить быстродействие и точность анализатора спектра более чем на порядок, что достигается переходом к цифровому управлению процессом компенсации измеряемой гармоники. Предлагаемое изобретение реализовано в измерителе коэффициента несинусоидальности и уровней высших гармоник напряжений: промышленных электрических сетей.

Формула изобретения

Анализатор спектра, содержащий блок выделения ортогональных составляющих, состоящий из цифроаналогового преобразователя, к цифровому входу которого подключен регистр, а выход подключен к двум параллельно включенным каналам, каждый из которых состоит из последовательно соединенных ключа, интегратора и порогоного элемента, генератор компенсирующего сигнала, состоящий из последовательно соединенных источника опорного напряжения и двух цифроаналоговых преобразователей, вторые входы которых подключены к своим регистрам, арифметический блок, состоящий из последовательно соединенных суМкатора и оперативного запоминающего ус гоойства, выход которого соединен сс вторым входом сумматора, а также пульт управления, выход которого

cBязан с 1входом арифметического блока, индикатор с входным регистром, блок констант, вычитатель и блок синхронизации, вход которого объединен с входом вычитателя и является входом анализатора, а выход. связан со всеми управляющими входами регистро.в, со входами ключей и интегратора:в, входом блока констант, пульта управления и входами управления арифметического блока, выход которого подключен одновременно к входу регистра индикатора, к выходу блока констант и к первому регистру генератора, компенсирующего сигнала, вход второго регистра которого соединен с нходом регистра блока выделения ортогональных составляющих и с выходом блока .констант, при этом второй вход вычитателя подключен к выходу генератора компенсирующего сигнала, а выход подключен ко входу блока вьщеления ортогональных составляющих сигна1237987 фиг 2 ла, о тличающий ся тем, что, с целью повышения быстродействия и точности измерений в него введены два двухвходовых коммутатора, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, последовательно соединенные 3 -триггер с элементом памяти в цепи обратной связи, реверсивный счетчик, оперативное запоминающее устройство и схема. выделения нулевого кода, а также дешифратор и два сдвиговых регистра, подключенных к выходам пороговых элементов, при этом выходы первого двухвходового коммутатора подключены к первым выходам обоих сдвиговых ре- гистров через элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ, а входы второго двухвходового коммутатора подключены непосредствен.но к этим же входам сдвиговых регистров, вторые входы которых соединены . со вторыми входами своих элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого двухвходового коммутатора подключен к входу 3 -триггера, второй вход которо-. го соединен с выходом схемы выделения нулевого кода, выход оперативного запоминающего устройства соединен со вторым входом реверсивного счетчика, выход которого подключен к дешифратору, второй вход дешифратора соединен с выходом второго двухвходового коммутатора, а его выход подключен к входу арифметического блока, восход блока синхронизации подключен также к управляюшимвходам сдвиговых регистров, коммутаторов, Х7-триггера, реверсивного счетчика, элемента памяти, оперативного запоминающего устройства, схемы выделения нулевого кода дешифратора.!

237987

Составитель А.Орлов

Техред Л.Сердюкова

Редактор Н.Горват

Корректор Г.Решетник

Заказ 3284/45 Тираж 728 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., ж. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4