Устройство адресации памяти

 

Изобретение относится к области вычислительной техники. Цель изобретения - повьшение быстродействия . Устройство содержит дешифратор адреса, дешифратор комаид перехода, два регистра, триггер, элемент задержки, элементы И и ШШ, а для достижения цели введены до- .полнительно элемент ШШ, два элемента НЕ, триггер, одновибратор, третий регистр с соответствующими связями. Изобретение может быть использовано при создании микропроцессорных систем с большим объемом памяти, а также микропроцессорных графических систем отображения информации . 1 ил. i О) 1C 00 00 lN9

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

: SU„„238072

1д1 а G 06 Р 9/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3774989/24-24 (22) 25.07.84 (46) 15.06.86. Бюл. У 22 (71) Отделение Всесоюзного научноисследовательского проектно-конструкторского и технологического института источников тока Научно- производс венного объединения "Квант" (72) О.И.Николайчук (53) 681.32 (088.8) (56) Авторское свидетельство СССР

И 991427, кл. С 06 F 9/36, 1983.

Авторское свидетельство СССР

Ф 1160409; кл. G 06 F 9/36, 1984. (54) УСТРОЙСТВО АДРЕСАЦИИ ПАМЯТИ (57) Изобретение относится к области вычислительной техники. Цель изобретения — повышение быстродействия. Устройство содержит дешифратор адреса, дешифратор команд перехода, два регистра, триггер, элемент задержки, элементы И и ИЛИ, а для достижения цели введены до.полнительно элемент ИЛИ, два элемента НЕ, триггер, одновибратор, третий регистр с соответствующими связями. Изобретение может быть использовано при создании микропроцессорных систем с большим объемом памяти, а также микропроцессорных графических систем отображения информации. 1 ил.

1238072 2

Выбор режима осуществляется дешифраТор0М 5 команд перехода, так как при появлении трех первых команд (см. табл.1) на первых трех выходах цешифратора 5, а следовательно, и на выходе 26 первого элемента ИЛИ 10

1оявится "1", что соответствует первому режиму, а при появлении на шине данных четвертой и пятой команд (см. табл.1) на соответствующих выходах дешнфратора 5 и выходе 27 второго

Изобретение относится к вычислительной технике и может быть использовано при создании микропроцессорных систем с большим объемом памяти, а также микропроцессорных графических систем отображения информации.

Цель изобретения — повышение быстродействия.

На чертеже представлена функци- 10 ональная схема устройства.

Устроство содержит выход 1 младших разрядов адреса устройства, дешифратор 2 адреса, вход 3 младших разрядов адреса устройства, информационный вход 4 устройства, дешифратор 5 команд перехода, регистры

6,7 и 3, выход 9 старших разрядов адреса устройства, элемент ИЛИ 10, триггер 11, элемент 12 задержки, 20 элемент И 13, элемент ИЛИ 14, триггер 15, элемент И 16, элемент НЕ 17, одновибратор 18, входы 19 признака записи информации 20, признака чтения информации устройства, адресный 2 выход 21 устройства, вход 22 признака перехода в другой куб памяти устройства, элемент HE 23, входы 24 признака старших разрядов адреса устройства, 25 сброса устройства, входы -и выходы 26 — 36 устройства.

Устройство работает следующим образом.

Дешифратор 5 выделяет команды, приведенные в табл.

Предполагается, что адресное простЭ5 ранство блока памяти разбито на разделы (кубы), каждый из которых может адресоваться посредством младших разрядов адреса, Устройство может работать в двух 40 режимах: программного перехода из адресного пространства одного куба в другой, и быстрой пересылки информации из одного куба в другой, при

45 программном нахождении в одном и том же кубе памяти. элемента ИЛИ 14 появится "1", что соответствует второму режиму, Первый режим. При включении питания микроЭВМ или для повторного запуска в микроЭВМ формируется сигнал "Сброс" 25, устанавливающий регистры 6;7 и 8 в нулевое состояние.

Одновременно на входе 3 устанавливается нулевой начальный адрес, и на выходе 9 также нулевой адрес. Таким образом, при пуске микроЭВМ она начинает выполнение программы, записанной в первом кубе памяти, адрес которого равен 00

1Ь

Программный переход реализуется при появлении на шине данных первых команд из табл. 1.

В табл. 2 на примере фрагмента программы показан процесс перехода из куба 0 в куб М и обратно.

Для перехода из куба 00„ в ON« необходимо в определенном месте основной программы записать в аккумулятор микропроцессора (А)код ON« по команде ИУ1 (или другой) и вывести содержимое А в регистр 6 с адресом Z по команде OUT (см. табл.2 адреса ХХХХ вЂ” ХХ42). При этом при выполнении команды OUT в первом машинном цикле микропроцессор (далее

МП) читает команду, во втором — читает адрес, а в третьем — выдает на вход 3 адрес Z, на вход 4 — код ON а на вход 24 — сигнал "Запись В/В", при этом на первом выходе дешифратора адреса 2 по совпадению сигнала

"Запись В/В" 24 и кода Z на входе 3 появляется "1" — 30, по переднему фронту которой в регистр 6 пишется код ON — 36. При выполении следую16 щей команды CALL ADDR в первом машинном цикле МП считывает с входа 4 код команды CALL:CD, при этом этот же код поступает на вход дешифратора

5 команд перехода и по совпадению с сигналом первого машинного цикла М входа 22 на первом выходе дешифратора 5 появится положительный импульс, который через элемент ИЛИ 10 поступит на вход 26 первого триггера ll u по заднему фронту установит триггер в "!", который с задержкой (на элементе 12) большей, чем время наступления второго машинного цикла, поступит на вход 28 элемента И 13, в остальных циклах команды САЫ ПИ выполняет свои штатные обязанности.

При приходе любой следующей команды на второй вход элемента И 13 по входу

12380

22 первого машинного цикла также поступит "1", которая пройдет через элемент И 13 и по линии 29.сбросит по переднему своему фронту триггер в "0" и запишет код ON с входов

36 в регистр 7, при этом (так как на входе 31 присутствует "1" и не было обращения к триггеру 15) код

ON появится на выходе 9, т.е. следующую команду MII будет выполнять уже в кубе ON, .Возврат в исходный

16 куб происходит аналогичным образом.

Второй режим реализуется при появлении на входе 4 четвертой и пятой команд перехода (см. табл.1).

Процесс быстрой пересылки показан на примере фрагмента программы пересылки из куба 00„ в куб ОМ, (cM. табл.3).

Ф о рм ул а изобретения 50

Устройство адресации памяти,содержащее дешифратор адреса, дешифратор команд перехода, два регистра, триггер, элемент задержки, два эле- у мента И и элемент ИЛИ, причем адресный выход устройства подключен к входу младших разрядов адреса устДля осуществления быстрой пересылки данных необходимо определить куб, в который будет осуществляться пересылка, для этого в основной программе формируется в А код куба перехода ОК „ (например с помощью

1ь команды YiVl) и по команде OUT записывается в регистр 8 с адресом Ь, при этом во втором цикле команды перехода (Г14) MOV Г1,А формируется "1" на выходе 34 второго элемента И 16, которая на время М4 открывает третий регистр 8, выставляя тем самым временный суперадрес.

Процесс происходит следующим образом. При появлении одной из команд 35

MOV M,А или MOV А,M на выходе 27 вто-. рого элемента ИЛИ 14 появляется "1", по заднему фронту которой триггер 15 устанавливается в "1", которая посту-.

I пает на второй 33 вход второго эле- 40 мента И 16, на первый вход которого поступает сигнал Ml, а на выходе 34 формируется открывающая "1", посту-. пающая на вход управления выдачей регистра 8. Сброс триггера 15 осу- 45 ществляется выходным сигналом одновибратора 18, срабатывающего по заднему фронту сигнала 34.

72 4 ройства и к входу дешифратора адреса, первый выход которого подключен к синхровходу первого регистра, информационный вход, вход установки в

И 11

0 и выход которого подключен соответственно к информационному входу устройства, входу сброса устройства и к информационному входу второго регистра, синхровход и вход установки

l t 11 в 0 которого подключены соответственно ::к выходу первого элемента И и к входу сброса устройства, информационный вход которого подключен к входу дешифратора команд перехода, первая группа выходов ..которого подключена к входам первого элемента

ИЛИ, выход которого подключен к счетному входу первого триггера, выход которого через элемент задержки подключен к первому входу первого элемента И, второй вход и выход которого подключены соответственно к входу признака перехода в другой куб памяти устройства и к входу установки в "0" первого триггера, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в ,него введены второй элемент ИЛИ, два элемента НЕ, второй триггер, одновибратор, третий регистр, причем вход признака перехода в другой куб памяти устройства подключен к входу выборки дешифратора команд перехода и через первый элемент НЕ к первому входу второго элемента И, второй вход и выход которого подключены соответственно к выходу второго триггера и к входу выборки третьего регистра, информационный вход, вход установки в "0" и синхровход которого подключены соответственно к информационному входу устройства, входу сброса устройства и второму выходу дешифратора адреса, стробирующий вход дешифратора адреса подключен к входу признака наличия старших разрядов адреса устройства, входы признаков записи и чтения являются выходами признаков соответственно записи и чтения устройства, вторая группа выходов дешифратора команд перехода подключена к входам второго элемента ИЛИ, выход которого подключен к счетному входувторого триггера, вход установки в "0" которого подключен к выходу одновибратора, выход второго элемента И подключен к входу одновибратора, через второй элемент НŠ— к входу выборки второ1238072 го регистра, выход которого объединен с выходом третьего регистра и

Т а блица 1

Мнемоника Код

Комментарии

IMP ADDR

С3«

CALL ADDR

7Е,б

ИОЧ А, И

Мнемо- Операнд Комментарии код

ХХХХХ

° ° ° ° °

° ° °

° ° °

ХХ40 MVI

А,О

ХХ42

0UT

ХХ44

CALL

ADDR

УУ40

A O0

УУ42

OUT

УУ44

RET

УУ47

Здесь и далее адреса даны условно.

RET

ИОЧ И, А

Супер- Адрес адрес

С9,, 771б подключен к выходу старших разрядов адреса устройства.

Безусловный переход на адрес ADDR

Переход на подпрограмму с адреса ADDR

Возврат из подпрограммы

Запись содержимого А по адресу М

Загрузка А содержимым адреса М

Т а б л и ц а 2

Основная программа

Код куба памяти ON .

16 заносится в аккумулятор (А) Содержимое А записывается в регистр 6 с адресом Z

ADDR Переход в куб ОН„с адреса ADDR

Выполнение программы в кубе

Код исходного куба 00

1б заносится в А

Код заносится в регистр 6

Возврат в куб 00 (Б

Основная программа

l238072

Супер- Адрес Цикл адрес

Мнемокод Операнд Комментарии

Основная программа

А,ОМ

1<, Код куба ОМ записы16 вается в А

ХХ40

00 MVI

Хх42

0UT

Содержимое А заносится в регистр 8

А,КК

ХХ63

NVI

Формирование в А данных КК

ХХ.65

М! МОЧ

М4

М,А

ХХ68 Здесь и далее адреса даны условно.

Редактор М.Товтин

Заказ 3292/49 с . Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

ОМ

8

Таблица 3

Процесс пересылки

Основная программа

Составитель М.Силин

Техред M.Õoäàíè÷ Корректор,Т.Колб

Тираж 67! Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

I!3035, Москва, Ж-35, Раушская наб., д.4/5