Устройство слежения за флуктуациями фазы

 

Изобретение относится к технике связи. Увеличивается точность слежения . Устройство содержит многозвенную линию 1 задержки, корреляторы 2 и 3, умножители 4 и 5, сумматоры 6,. 7, 8, 9 и 10, элементы 11 и 15 зат. держки, элементы 12 и 13 постоянной памяти и элемент 14 вычитания. При (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (5l)4 Н 04 В 17/00 (21) 3829622/24-09 ,(22) 21.12;84 (46 ) 15.06.86. Бюл. Ф 22 (72) А.M.Áîãðàö и С.Б.Клейбанов (53) 621.396.62(088 .8) (56) Дж. Дж. Стиффлер. Теория синхронной связи. М.: Связь 1975, с. 148192.

Патент США 11 4320526, кл. кл. Н 04 В 1/10, 1982.

„.Я0„„12382 1 (54) УСТРОЙСТВО СЛЕЖЕНИЯ 3А ФЛУКТУАЦИЯМИ ФАЗЫ (57) Иэобретение относится к технике связи. Увеличивается точность слеже-. ния. Устройство содержит многозвенную линию 1 задержки,. корреляторы 2 и 3, умножители 4 и 5, сумматоры 6,, 7, 8, 9 и 10, элементы 11 и 15 за-т. держки, элементы 12 и. 13 постоянной памяти и элемент 14 вычитания. При

l238251

3"1 ,.: *.г

30

40 поступлении на вход устройства отклонепия фазы от ожидаемого . (оптимального) значения в устройстве осуществляется оценка периода колебания фазы принимаемого сигнала. Затем генерируются базисные функции детермини- ° рованного колебания фазы и вычисляются корреляционные функции между сигналом ошибки,и сигналами базисных

„.т

Устройство относится к технике связи и может быть использовано при приеме цифровых сигналов для компен-. сации фазового дрожания (джиттер фазы). 5

Цель изобретения — увеличение точности слежения.

На чертеже представлена структурная электрическая схема устройства слежения за флуктуациями фазы. 10

Устройство содержит многозвенную линию i задержки,,К первых и N вторых корреляторов 2, -2 и 3„-3м, N первых и N, .вторых умножителей 4 -4 и 5

5, первый, второй, третий сумматоры 6., 7, 8, .(N-1) четвертыйх сумматоров 9 — 9 ., цепей, каждая из которых содержит сумматор:10, элемент 11 задержки и элемент 12 постоянной памя. ти, N элементов постоянной памяти

13, -13, элемент 14 вычитания, элемент 15 задержки.

Устройство работает следующим образом.

С входа устройства на вход много- . звенной линии 1 задержки поступает отклонение фазы от ожидаемого (оптимального) значения. Многозвенная линия 1 задержки вместе с N вторым корреляторами 3(-3„, N вторыми умножителями 5 -5>, вторым сумматором 7, третьим сумматором 8, элементом 15 задержки и N элементов постоянной памяти 13 -13М представляют собой схему оценки периода колебания фазы принимаемого сигнала. На выходах N вторых корреляторов 3<-Зм формируют— ся функция корреляции между задержанными входными сигналами в многозвенной линии 1 задержки и входным сигфункций. После перемножения базисных функций на вычисленные коэффициенты передачи эти результаты перемножения суммируются и поступают на выход устройства. Цель достигается введением корреляторов З,.умножителей 5, сумматоров 7, 8, 9 и 10 элементов 11 и 15 задержки и элементов 12 и 13 постоянной памяти.

2 налом. Результаты вычисления N вторых ,корреляторов 3, -3N через N вторые умножителя 5„ -5м поступают на второй сумматор 7, где суммируются. В результате на выходе второго сумматора 7 формируется отклонение периода фазы .от ожидаемого значения. Третий сумматор 8 совместно с элементом 15 задержки образуют собой сумматор-накопитель,.на выходе которого формируется средняя величина отклонения периода фазы. Сформированным таким образом сигнал поступает на N элементы постоянной памяти 13 -13м, на выходе которых формируются коэффициенты умножения для N вторых умножителей 5 -5 N

Сигнал с центрального из N элементов постоянной памяти 12 поступает на пер вые входы N-1 четвертых сумматоров

9,-9м . Эти сумматоры соВместно с сумматорами 10 N цепей, с элементами

11 задержки N цепей и элементами постоянной памяти 12 N цепей представляют собой схему генерирования базисных функций детерминированного колебания фазы. .Далее сигналы поступают на N первые корреляторы 2 -2, где вычисляются корреляционные функции между сигналом ошибки с элемента 14 вычитания и сигналами .базисных функций с выходов элементов 12 постоянной памяти N цепей. Вычисленные значения корреляционных функций поступают на N первые умножители 4 -4N>

1 где происходит перемножение базисных функций на вычисленные коэффициенты передачи. Результаты перемножения суммируются в первом сумматоре 6 и поступает на элемент 14 вычитания, где формируется сигнал ошибки для работы N первых корреляторов 2 -2

М

1238251

Составитель В.Камалягин

Техред M.Õîäàíè÷ Корректор М.Пожо

Редактор В.Петрушко

Заказ 3305/58 Тираж б24 Подписное

ВНИИПИ Государственного комитета СССР по дЕлам изобретений и открытий

113035, Москва, )К-35, Раушская наб.; д. 4/5

Производственно-полиграфическое предприятие, r.Óæãîðîä, ул.Проектная, 4

Формула изобретения

Устройство слежения за флуктуациями фазы, содержащее многозвенную

1 линию задержки, N первых коррелято-. ров, где N число гармоник,,N первых умножителей, первый сумматор и элемент вычитания, первый вход которого. является входом устройства, выходы первых корреляторов через соответ- 10 ствующие первые умножители подключены к соответствующим входам первого сумматора, выход которого является выходом устройства, первые входы N первых корреляторов соединены с дру- 15 гимн входами соответствующих N первых умножителей, о т л и ч а ю щ е е с я тем, что, с целью увеличения точности слежения, в него введены Н вторых умножителей, второй и третий сумматоры, первый элемент задержки, N элементов постоянной памяти, (N-1) четвертых сумматоров, N вторых корреляторов и N цепей, каждая из которых содержит последовательно 2S соединенные сумматор, элемент задержки и элемент постоянной памяти, выходы которых подключены к первым входам соответствующих N первых корреляторов,.выходы элемента задержки каждой

N-й цепи:соединены с первым входом с сумматора своей. цепи, соответствующие выходы многозвенной линии задержки через соответствующие последовательно соединенные вторые корреляторы и вторые умножители подключены к соответствующим входам второго сумматора, другие входы вторых корреляторов соединены с входом многозвенной линии задержки и с первым входом элемента вычитания, другие входы вторых умножителей через соответствующие первые элементы постоянной памяти соединены с выходом третьего сумматора и через первый элемент задержки с первым входом третьего сумматора, второй вход которого соединен с выходом второго сумматора, выход центрального из М элементов постоянной памяти подключен к первым входам (N-1) четвертых сумматоров, к второму входу первого иэ (N-1) четвертых сумматоров и к второму входу сумматора первой N цепи, выход каждого из (N-1) четвертых сумма-. торов подключен к второму входу последующего иэ (N-1) четвертых суммато- . ров, выходы которых подключены к вторым входам соответствующих сумматоров N цепей, вторые входы первых корреляторов соединены с выходом элемента вычитания, второй вход которого сосоединен с выходом первого сумматора.