Устройство для обмена данными

 

Изобретение относится к области вычкслительной техники и может быть использовано в вычислительных систе:мах для сопряжения ЭВМ с каналами связи. Целью изобретения является расширение класса решаемых задач для уменьшения времени, затрачиваемого ЭВМ на проведение обмена с устройствами нижнего уровня. Цель достигается тем, что в устройство, содержащее генератор тактовьпс импульсов, блок микропрограммного управления, блок прерываний, линейный блок вводавывода, линейные согласователи, ли- . кей ный дешифратор, блок регистров, дешифратор ввода-вывода, блок памяти, управляющий дешифратор, введены вторые генератор тактовых импульсов и блок микропрограммного управления, блок сопряжения, блок разрешения захвата магистрали, второй и третий блоки памяти и группа блоков памяти. 2 з.п. ф-лы, 1 ил. (3 S (Л to 00 со 1C 4 N)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН др 4 G 06 F 13/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (6i) 1012235 (21) 3725676/24-24 (22) 12.04.84 (46) 23.0б.86. Бюл. 9 23 (7 1) Харьковское. научно-производственное объединение по системам автоматизированного управления (72) К.И. Диденко, А.Г. Ларин, В.Д. Стадницкий и Н.Н. Шевляков (53) 681.325(088.8) (56) .Авторское. свидетельство СССР

Ф 1012235, кл. С 06 F 3/04, 1981. (54) УСТРОЙСТВО ДЛЯ ОБМЕНА ДАННЫМИ (57) Изобретение относится к области вычислительной техники и может быть использовано в вычислительных систе.мах для сопряжения ЭВМ с каналами связи. Целью изобретения является

ÄÄSUÄÄ 1239?24 А 2 расширение класса решаемых задач для уменьшения времени, затрачиваемого

ЭВМ на проведение обмена с устройствами нижнего уровня. Цель достигается тем, что в устройство, содержащее генератор тактовых импульсов, блок микропрограммного управления, блок прерываний, линейный блок вводавывода, линейные согласователи, ли- . нейный дешифратор, блок регистров, дешифратор ввода-вывода, блок памяти, управляющий дешифратор, введены вторые генератор тактовых импульсов и блок микропрограммного управления, блок сопряжения, блок разрешения захвата магистрали, второй и третий блоки памяти и группа блоков памяти.

2 3 IT ф-лы, 7 KIT

123972

Изобретение относится к вычислительной технике, может быть использовано в вычислительных системах для сопряжения ЭВМ с каналами связи и является усовершенствованием известного устройства по авт. св. У 1012235.

Цель изобретения — расширение класса решаемых задач для уменьшения времени, затрачиваемого ЭВИ на проведение обмена с устройствами нижнего 10 уровня.

На фиг. 1 представлена блок-схема устройства; на фиг.2-7 — функциональные схемы блока связи с магистралью, блока прерываний, блока микропрограммного управления, линейного блока ввода-вывода, блока сопряжения и блока разрешения доступа.

Устройство (фиг.1) содержит генераторы 1 и 2 тактовых импульсов, бло- щ ки 3 и 4 микропрограммного управления„ имеющие соответственно тактовые 5 и

6, синхронизирующие 7 и 8 входы, первую и вторую магистрали, включающие соответственно шины адреса, данных 25 и управления 9-14, блок 15 прерываний, имеющий первый 16 и второй 17 входы, группу входов 18, первый 19

% и второй 20 выходы, блок 21 связи с магистралью, первые вход 22 и выход 23 которого являются входом вы борки и выходом синхронизации, а вторые вход 24 и выхоц 25 и группы адресных входов 26 и информационных входов-выходов 27 предназначены для

35 связи с второй магистралью, линейный блок 28 ввода †выво, второй вход-выход которого соединен последовательно с магистралью 29 блока 30 связи с линиями для последовательного ввода-вывода на линейные согласователи 31, вторые входы-выходы 32 которых являются линейными входами-выходами устройства, линейный дешифратор 33, блок 34 регистров, дешифра45 тор 35 ввода-вывода, первый блок 36 памяти, управляющий дешифратор 37, блок .38 сопряжения, блок 39 разрешения доступа к магистрали, шины

40 — 43 вторых и первых входов и выходов блока 39, второй 44 и третий 45 блоки памяти, группу блоков 46 па; мяти.

Блок 21 связи с магистралью (фиг.2).содержит память 47, второй и первый регистры 48 и 49 адреса, второй и первый 50 и 51 регистры данных, второй и первый элементы И 52 и 53, элемент ИЛИ 54, триггеры 55 и

4 2

56, второй и первый элементы 57 и 58 задержки, компаратор 59 адреса, генератор 60 импульсов и элемент

HE 61.

Блок 15 прерываний (фиг. 3) содержит компаратор 62, элементы И 63 и

64, триггеры 65 и 66.

Блоки 3 и 4 микропрограммного управления (фиг. 4) содержат буферный регистр (буфер) 67 данных,: арифметико-логический узел (АЛУ) 68, регистр

69 команц, блок 70 регистров общего назначения, формирователь 71 тактовых импульсов, дешифратор 72 команд, счетчик 73 команд, регистр 74 адреса, регистр 75 выходных сигналов, регистр 76 входных сигналов, буферный регистр (буфер) 77 адреса.

Линейный блок 28 ввода-вывода (фиг.5) содержит буферный регистр (буфер),78 данных, регистр 79 командр и режимов, сдвиговый регистр

80, предназначенный для передачи информации, регистр 81 состояния, сдвиговый регистр 82, предназначенный для приема информации, дешифратор 83.

Блок 38 сопряжения (фиг.6) содержит группы 84 и 85 тристабильных элементов И, элементы И 86-92, элементы KIIH 93 и элемент 94 задержки.

Блок 39 разрешения доступа к магистрали (фиг. 7) содержит элементы

И 95 и 96 и элементы HE 97 и 98.

Блок 21 связи с магистралью представляет собой оперативно-запоминающее устройство, предназначенное для хранения и накопления массивов приемопередачи и для информационной связи с блоком 4 микропрограммного управления через вторую магистраль, и имеет, каналы обращения как со стороны второй магистрали, так и со стороны первой магистрали. Распределение во времени циклов обращения к блоку 21 осуществляется триггерами 55 и 56, единичное состояние которых определяет прохождение сигналов адреса, данных и,управления на вход памяти 47, Триггеры 55 и 56 соединены таким образом, что их одновременное единич" ное состояние исключается. Если состояние триггера 55 соответствует единичному, то сигнал с выхода этого триггера,-поступая на установочный вход триггера 56, удерживает его в нулевом состоянии и наоборот.

Распределение во времени включения

1239? 24

20

55 триггеров осуществляется взаимоинверсными сигналами, поступающими с генератора 60, с использованием элемента НЕ 61, на их входы синхронизации.

Сигналы, указывающие на начало цикла обращения, поступают на информационные входы триггеров. Сигнал обращения со стороны второй магистрали формируется на выходе компаратора 59 в зависимости от состояния входов 26, соединенных с шиной адреса. Наличие компаратора 59 определяется различной адресной емкостью шины адреса и памяти 47. Например, для организации адресации к блокам 45 и 46 памяти необходима шестнадцатиразрядная шина адреса (входы 26), а емкость памяти !

47 составляет 1 килослово, для адре-. сации к которой необходима всего

\ лишь десятиразрядная шина адреса. Оставшиеся шесть разрядов адреса являются как бы номером части всего возможнопо массива и они сравниваются с заранее заданным номером в компараторе

59 адреса. При совпадении заданного номера с номером, соответствующим состоянию шины адреса, на выходе компаратора 59 формируется сигнал выборки. Если состояние триггера 56 соответствует нулевому состоянию, то триггер 55 по фронту синхросигнала устанавливается в единичное состояние. Сигнал с выхода этого триггера, поступая на входы регистра 50 данных элемента И 52, регистра .48 адреса и элемента задержки 57, разрешает прохождение сигналов адреса, управления данных на входы памяти 47 и .формирование сигнала "Ответ" блоку 4. Сигнал по входу 24 с шины 14 управления второй магистрали определяет направление движения данных через регистр 50 (запись или чтение).

Если состояние триггера 56 соот-ветствует единичному состоянию, то установка триггера 55 задерживается до установки триггера 56 в нулевое состояние, задерживая тем самым ответ на выходе 25 для блока 4 и прохождение сигналов адреса, управления и данных.

Признаком обращения к блоку 21 со стороны первой магистрали является сигнал выборки на входе 22. Работа блока 21 в последующем цикле аналогична за исключением того, что в данном цикле участвуют регистры 49 и

51, элемент 58 задержки и элемент

И 53.

Выход 18 блока 21 предназначен для сигнализации об адресе выбираемой ячейки из памяти 47.

Блок 15 прерываний предназначен для формирования сигналов прерывания в сторону блока 4 через выход 20, а в сторону блока 3 — через выход 19.

Формирование сигналов прерывания осуществляется по коду адреса обращения к блоку 21 и в зависимости от режима обращения (чтение, запись).

Из всего гассива памяти 47 блока

21 выделены три адреса (три ячейки)

Х, Y и Z, которые выполняют функции состояния (Y), команды (Х) и ад-. реса линейного согласования (g).

Формирование сигналов, соответствующих обращению к одной из ячеек, осуществляется компаратором 62 методом сравнения кода текущего адреса обращения с заранее определенными кодами. Коды текущего адреса обращения поступают на входы 18 с выхода.блока 21.

Если производится обращение к ячейке Х, то на выходах компаратора

62, соединенных с элементом И 64 и триггером 50, формируется сигнал, и в зависимости от наличия сигнала на входах 17 или 16 триггер 66 устанавливается либо в единичное состояние, либо в нулевое. Следовательно, если производится обращение к ячейке

Х со стороны второй магистрали, то триггер 66 устанавливается в единичное состояние (формируется сигнал прерывания в сторону блока 3 микропрограммного управления), если производится обращение к ячейке Х со стороны первой магистрали, то триггер

66 устанавливается в нулевое состояние (сбрасывается сигнал прерывания в сторону блока 3).

При обращении к ячейке У управление триггером 65 (сигналы прерывания в сторону второй магистрали) осуществляется аналогично, только с использованием элемента И 63.

Блоки 3 и 4 предназначены для реализации программ, хранящихся соответственно в блоках 36 и 44 памяти, в результате выполнения которых производится координация работы бло ков устройства. Блоки 3 и 4 выполняют определенный список команд, включающий команды чтения-записи, логической и арифметической обработки данных, условных и безусловных ветвлений.

1239724 6

Арйфметико-логический узел 68 обеспечивает обработку двоично-кодированных данных.

Блок 70 регистров общего назначения предназначен для хранения и выдачи данных, участвующих в процессе об-, . работки и выполнения заданной команды, а регистр 69 команд — для приема кода команды и хранения его в течение выполнения команды. 10

Дешифратор 72 команд расшифровыва-.. ет код команды и вырабатывает микрооперации управления в соответствии с полученной командой.

Счетчик 73 команд предназначен для приема, формирования и хранения текущего адреса команды, а регистр

74 адреса — для приема и хранения адреса и выдачи его на буфер 77 адре-., са в течение цикла обращения к 20 внешним блокам. Формирователь 7! тактовых импульсов предназначен для выработки тактовых импульсов, синхронизирующих работу блока.

Буфер 67 данных представляет со- 25 бой двунаправленные тристабильные схемы, предназначенные для определения направления движения данных при обмене информацией с внешними блоками е 30

Регистр 75 выходных сигналов предназначен для формирования сигналов управления (запись-чтение), а регистр 76 входных сигналов — для фиксации входных управляющих сигналов, обеспечивающих работу блока с внешними блоками.

Цикл работы блока всегда начинается с чтения команды по адресу» сформированному в счетчике 73 команд, 1 которая дешифруется дешифратором

72 команд, на выходе которого формируются сигналы управления, определяющие последовательность прохожде, 45 ния адресных и информационных сигна- лов. Например, при выполнении команд чтения-записи, адрес внешнего блока из командного слова поступает в буфер 77 адреса, формируется управляющий сигнал чтение-запись и определяется направление движения данных через буфер 67 данных. Затем в зависимости от состояния входных.сигна-. лов, фиксируемых регистром 76 вход" ных сигналов, блок переходит в режим ожидания окончания цикла обмена. После окончания обмена формируется следующий адрес команды. Команды условных нли безусловных ветвлений управляют состоянием счетчика 73 команд на основании информации, полученной ранее или в текущей команде.

Линейный блок 28 ввода-вывода предназначен для приема и передачи послецовательных данных. Преобразование последовательного кода в параллельный код данных и наоборот произ- . водится в сдвиговых регистрах 82 и

80 соответственно ° Синхронизация окон. чания преобразования осуществляется через регистр 81 состояния, соответствующий разряд которого определяет готовность линейного блока 28 либо к приему, либо к передаче очередного слова данных.

Регистр 79 команд и режимов предназначен для определения начала приема или передачи в процессе работы устройства. Формирование сигналов выборки одного иэ регистров осуществляется дешифратором 83 на основании информации, поступающей по шинам 9 адреса, и при наличии управляющего сигнала на шине 11 управления.

Направление движения данных по шине 10 через буфер 78 определяется сигналами управления ло шине 11 при наличии сигнала выборки на шине 9.

Шины для передачи последовательных данных и сигналов синхронизации преобразования образуют магистраль 29 приема-передачи.

Блок 34 регистров предназначен для хранения номера одного из,линейных согласователей, поступающего на линейный дешифратор 33, на выходе которого формируется сигнал выборки соответствующего линейного согласователя 31.

В зависимости от области применения предлагаемого устройства линейные согласователи 31 (количество которых зависит от необходимого количества каналов связи устройства) могут пред-

1 ставлять собой либо электронный ключ, работающий на телеграфный канал, либо стандартный модулятор-демодулятор при работе на телефонный канал.

Управляющий дешифратор 37 преднаэ" начен для формирования сигналов выборки на основании сигналов шины 9 адреса обращения к блоку 21 связи с магистралью, к блоку 36 памяти и к линейным согласовагелям 31, а также для формирования сигнала готовности блоку 3 микропрограммного управления

7 1239724 8 при поступлении от блока 21 извести- блока 28, либо блока 34 регисттельного сигнала по выходу 17. ров.

Распределение адресов шины 9 при, обращении к блокам может быть например, следующим:

Дешифратор 35 ввода-вывода форми-, рует сигналы выборки либо линейного

15 14 13 12 1 1 10 9 8 7 6 5 4 3 2 1 0 адреса ячеек памяти 47 и ячеек блока 36 памяти; номер регистра в линейном блоке 28 и в блоке 34 регистров;

"0" — обращение к линейному блоку 28 ввода — вывода, "1" к блоку 34 регистров;

00 — обращение к блоку 36 памяти, 10 — обращение к блоку 21 связи с магистралью,"

11 — обращение к линейным согласователям 31.

Подобное распределение разрядов адресных сигналов шины 9 позволяет равномерно распределить нагрузку цепей шины 9 адреса.

Блок 38 обеспечивает связь ЭВМ с второй -магистралью. 30

По управляющему сигналу ЭВМ на выходе элемента ИЛИ 93 и выходе 40 блока устанавливается логическая единица, являющаяся сигналом запроса доступа к магистрали (ЗДМ). При наличии на входе 41 блока сигнала разре35 шения доступа к магистрали (РДМ), на выходе элемента И 91 устанавливается логическая единица, которая поступает на соответствующие входы группы элементов И 88, элементов И 86, 87 и 92

40 и элемент 94 задержки. При этом груп" па элементов И 88 разрешает прохождение адресных сигналов с входа на выход блока, элементы И 86 и 87 (в зависимости от управляющего сигнала

45 ЗАП или ЧТН) на своих выходах выставляют логическую единицу или нуль, по которым группы 84 и 85 тристабильных элементов И пропускают данные с второй группы на первую группу„входоваыходов данных блока или наоборот, погическая единица с выхода элемента

94 задержки:разрешает прохождение управляющих сигналов ЗАП или ЧТН, а сигнал "Ответ" с блока 4 через элемент И 92 как логическая единица поступает на второй управляющий входвыход блока.

Блок 39 выполняет процедуры захвата второй магистрали либо со стороны

ЭВМ, либо со стороны блока 4.

По сигналу ЗДМ от блока 38 при отсутствии сигнала ЭДМ от блока 4 на выходе элемента И 95 появляется логическая единица, которая блокирует прохождение сигнала ЗЛМ от блока 4 и поступает через выход блока на шину 41 как сигнал РДМ для блока 38 °

По сигналу ЗДМ от блока 4 блок работает аналогично, с тем лишь отличием» что сигнал РДМ для блока 4 появляется на выходе элемента И 96.

Устройство работает следующим образом.

Информация, передаваемая из ЭВМ .. в устройство нижнего уровня, записывается через блок 38 сопряжения и вторую магистраль в блок 45 памяти с занесением в его ячейку Е адреса

J соответствующего линейного согласова" теля 31. Блок 4 микропрограммного управления по программе, записанной в блоке 44 памяти, анализирует ячейку,блока 45 и при наличии адреса содержимое этого блока перезаписывается в блок 21 и в ячейку 1(этого же блока заносится код команды. п ер едачи.

Информация с блока 21 в соответствии с логикой работы блока 3 микропрограммного управления передается по первой магистрали в соответствующее устройство нижнего уровня, а

9 1239724 10 блок 4 микропрограммного управления Перед выдачей в пер в это время обнуляет ячейку 3 бло- слова данных, чита ка 45 памяти и переходит на ожидание тояния линейного б сигнала о завершении передачи. ется: его готовност

После поступления сигнала о за- момент передачи в вершении блоком 3 передачи блок 4 слову может быть и переводится на формирование команды жебная информация последовательного опроса устройств контроля данных в нижнего уровня, начиная с первого. ранным методом кон

При этом блок 4 заносит в ячейку 2 1(} приформировывается блока 21 адрес первого линейного сог- формируется циклич ласователя 31, а в ячейку Х вЂ” код ка и т.п.). запроса информации, после чего пе- После передачи ходит на ожидание завершения прие- 3 перестаивает лин ма. После получения. сигнала о завер 15 прием и, читая сос шении приема блок 4 пересылает мас- состояния, организ сив информации из блока 21 в соот- него устройства по ветствующий данному устройству нижне- тверждающей прием

ro уровня блок 46 памяти и переходит переданного массив к запросу информации по следующему ;О Блок 3 при полу каналу. товности н иемника

Формула изобретения

Независимо от,направления передачи после ее завершения блок 15 выра батывает сигнал прерывания. Причем если команду на обмен выставлял блок 4, то сигнал прерывания появляется на выходе 19 блока 15 и поступает на управляющий вход блока 3, а если команду на обмен выставлял блок

3, то сигнал прерывания появляется на выходе 20 блока 15 и поступает на управляющий вход блока 4.

В процессе обмена информацией между блоком 21 и линиями связи блок, 3 .работаетв соответствиис программой,;» занесенной в блок 36 памяти. Алгоритм организации обмена (вид протокола, <,* форматы цосылок, способ контроля и т.д.) можетбыть различным.Дляпримера приводималгоритм обменапри работе в полудуплексном синхронном режиме, учитывая, что на другом конце канала связи стоит внешнее устройство, работающее по аналогичному протоколу. Блок

3, восприняв сигнал прерывания с блока 15, производит чтение с фиксированной ячейки Z памяти 47, содержащей номер канала связи, записывает его в блок 34 регистров, выбрав тем самым соответствующий линейныйсогласователь 5О

31. Затем читает ячейку X (сбрасывая . тем самым сигнал прерывания), анализирует полученную команду и в случае передачи записывает в регистр 69 команд и режимов линейного блока 18 5 ввода-вывода команду, настраивающую его на передачу и начинает передавать хранящийся в памяти массив данных. едатчик каждого ется регистр 81 сослока 28 и анализируь для передачи. В блоке 3 к каждому риформирована слудля осуществления соответствии с выб= троля (например, разряд четности или еский код остатвсего массива блок ейный блок 28, на тояние регистра 81 ует ожидание с внешсылки данных, подвнешним устройством а. ении признака гор линейного блока 28 считывает данные, переданные внешним устройством, записывает в ячейку f памяти 47 слово, сигнализирующее блок 4 о завершении цикла приемопередачи, в котором формируются признаки досто-.. верности обмена.

После этого блок 3 снова переходит в режим ожидания сигнала прерывания (получение очередной команды с второй магистрали).

1. Устройство для обмена данными по авт. св. N 1012235, о т л и ч а-- ю щ е е с я тем, что, с целью расширения класса решаемых задач, в него введены второй блок микропрограммного управления, блок сопряжения, блок разрешения доступа к магистрали, второй:и третий блоки памяти, группа блоков, памяти и второй генератор тактовых импульсов, причем выход генератора тактовых импульсов соединен с тактовым входом второго блока микропрограммного управления, группа.выходов которого через вторую шину адреса соединена с группами адресных входов второго, третьего и группы блоков памяти, с группой адресных выходов блока сопряжения и с второй группой адресных входов блока связи с магистралью, группа информационных входов-выходов второго блока микропрограммного управления через вторую шину данных соединена с группой информационных входов-выходов второго, третьего и группы блоков памяти.

ll 1239 с первой группой информационных входов-выходов блока сопряжения и с второй группой информационных входоввыходов блока связи с магистралью, группа управляющих входов-выходов

5 второго блока микропрограммного управления через вторую шину управления соединена с группой управляющих входов-выходов второго, третьего и группы блоков памяти, с первым входом блока разрешения доступа к ма-.. гистрали, вторыми входом и выходом блока связи с магистралью и с вторым входом блока прерываний, второй выход которого

t соединен с управляющим входом второ- 15 го блока микропрограммного управле-. ния, синхронизирующий вход которого, соединен с первым выходом блока разрешения доступа к магистрали, выход и вход блока сопряжения соединены gg соответственно с вторыми входом и выходом блока разрешения доступа к магистрали, а вторые группы управляющих и информационных входов-выходов и группа адресных входов — c 25 соответствующими группами магистральных входов-выходов и входов устройства.

724 12 ных входов-выходов блока, вторые входы тристабильных элементов И первой и второй групп соединены соответственно с выходами первого и второго элементов И, первые входы которых, первые входы третьего и четвертого элементов И, первый и второй входы элемента ИЛИ и выход пятого элемента И соединены с второй группой управляющих входов-выходов блока, первые входы элементов И группы соединены с второй группой адресных входов блока вторые входы первого, второго элементов И и элементов .И группы, вход элемента задержки и первый вход пятого элемента И соединены с выходом шестого элемента И, выход элемента задержки соединен с вторыми входами третьего и четвертого элемен" тов И, выходы которых и второй вход пятого элемента И соединены с первой группой управляющих входов-выходов блока, выходы элементов И группы сое-. динены с группой адресных выходов блока, первый вход шестого элемента, И соединен с выходом элемента ИЛИ и .выходом блока, а второй вход — с входом блока.

3. Устройство по н. 1, о т л и—

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок сопря-. жения содержит две группы тристабильных элементов И, шесть элементов И, группу элементов И, элемент

ИЛИ и элемент задержки, причем пер35 вые входы тристабильных элементов первой группы и выходы тристабильных элементов И второй группы соединены с второй группой информационных входов-выходов блока, выходы три40 стабильных элементов И первой груп,пы соединены с первыми входами три стабильных элементов И второй груп" пы и с первой группой информационФ ч а ю щ е е с я тем, что блок разрешения доступа к магистрали содержит два элемента И и два элемента

НЕ, причем первые входы первого и второго элементов И соединены соответственно с вторым и первым входами блока, выход первого элемента

И соединен непосредственно с вторым выходом блока и через первый элемент НŠ— с вторым входом второго элемента И, выход которого соединен непосредственно. с первым выхо-, дом блока и через второй элемент

НŠ— с вторым входом первого элемента И, 1239724

1239724

Фиг.З

К иине данных

К шине адреса

К ивине упра8ления Вход Вход

1 (1Ч) синлр. улр.

7(8) %zo) Фиг.0

12397 24

1239724

Соа.тавитель В Вертлиб

Техред О.Сопко Корректор М.Пожо

Редактор Е.Папп

Заказ 3398/50 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4