Транзисторный ключ

 

Изобретение относится к импульсной технике и может быть использовано в регуляторах напряжения, усилителях мощности, инверторах тока и напряжения . Цель изобретения - повьше . ние КПД транзисторного ключа за счет уменьшения мощности, рассеиваемой на силовом транзисторе во включенном состоянии и при выключении. Для этого в устройство, содержащее силовой транзистор I, усилитель 2 мощности, диоды 3 и 4, источник 5 тока, демпфирующую цепь 6, введены блок 7 задержки , элемент 8 ЗАПРЕТ, нелиней .ный элемент 9, В качестве элемента I

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1

„„SU„„239855

< 1) 4 Н 03 К 17/60

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

 @ P c i (I > NI ° 1 у

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1:

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ с

° °

° ° (21) 3829282/24-21 (22) 27.12.84 (46) 23.06.86. Бюл. Н 23 (71) Ленинградский ордена Трудового

Красного Знамени институт точной механики и оптики (72) Т. А. Глазенко, А. Н. Пискарев, В. А. Синицын и В. С. Томасов (53) 621.382(088,8) (56) Авторское свидетельство СССР

II 409377, кл . Н 03 К 17/60, 1974 .

Кабелев Б. В. Сетевой однотактный

ВИП с на.сопительным дросселем.

ЭТВА /. Под ред. Ю. И. Конева — М.: . Радио и связь, 1981, вып. 12, с. 4753, рис. 2. (54) ТРАНЗИСТОРНЫЙ КЛЮЧ (57) Изобретение относится к импульсной технике и может быть использовано в регуляторах напряжения, усилителях мощности, инверторах тока и напряжения ° Цель изобретения — повыше,ние КПД транзисторного ключа за счет уменьшения мощности, рассеиваемой на силовом транзисторе во включенной состоянии и при выключении. Для этого в устройство, содержащее силовой транзистор I, усилитель 2 мощности, диоды 3 и 4, источник 5 тока, демпфирующую цепь 6, введены блок 7 задержки, элемент S ЗАПРЕТ, нелиней.ный элемент 9. В качестве элемента 3 может быт

Устройств щую 10, I напряжени пряжения, Усилитель .питель 16 горы 17 и

I2398 ь использован сгабилитрон. о также включает шины: об1 и 12 первого источника я, 14 второго источника навходную 15, нагрузку 13.

2 мощности содержит усипостоянного тока, транзисIS разного типа проводимос55 ти, резисторы 19 и 20. Источник 5 тока содержит транзисторы 7I и 22 одного типа проводимости, транзистор

?3 другого типа проводимости, резистор 24. Блок 7 задержки содержит пороговый элемент 25, конденсатор

26, резистор 27.Элемент.8 ЗАПРЕТ выполнен на элементахИ-НЕ 28 и 29.2 ил.

Изобретение относится к импульсной технике и может быть использовано, в регуляторах напряжения, усилителях мощности, инверторах тока и напряжения.

Цель изобретения — повышение КПД транзисторного ключа за счет уменьшения мощности, рассеиваемой на силовом .транзисторе во включенном состоянии и при выключении.

На фиг. 1 представлена схема транзисторного ключа; на фиг. 2 — эпюры напряжений и токов на выходе отдельных элементов транзисторного ключа.

Транзисторный ключ содержит силовой транзистор 1, например, сос тавной транзистор, выполненный по схеме Дарлингтона, усилитель ? мошности, первый 3 и второй 4 диоды, источник 5 тока, демпфирующую цепь

6, блок 7 задержки, элемен" ЗАПРЕТ 8 и нелинейный элемент 9, например стабилитрон, причем коллектор силового транзистора 1 соединен с первыми выводами первого диода 3 и демпфирующей цепи б, эмиттер подключен к общей шине 10, а база — к выходу усилителя 2 мощности, первый и второй питающие выводы которого соединены соответственно с первой ll u второй 12 шинами первого источника напряжения, второй вывод первого диода 3 подключен к первому выводу второго диода 4 и первому выходу источника 5 тока, второй вывод демпфирующей цепи б через нагрузку 13 со-. единен с шиной 14 второго источника напряжения, база силового транзистора 1 через нелинейный элемент 9 подключена к первому входу источника 5 тока, второй вход которого сое динен с выходом элемента ЗАПРЕТ 8, ) первый вход которого подключен к входной шине 15 и первому входу блока. 7 задержки, второй вход которого соединен с общей шиной 10, второй

5 вход элемента ЗАПРЕТ 8 подключен к входу усилителя 2 мощности и выходу блока 7 задержки, второй выход.источника 5 тока соединен с вторым выводом второго диода 4 и с первой шиной ll первого источника питания ° усилитель 2 мощности содержит усилитель 16 постоянного тока два транзистора 17 и 18 разного типа проводимости, два резистора 19 и

20, причем вход усилителя 16 постоянного ток,- подключен к входу усилителя 2 мощности,, коллекторы транзисторов 17 и 18 через соответствующие резисторы 19 и 20 соединены с пита-

20 юшими выводами усилителя 16 постоянного тока и усилителя 2 мощности, базы транзисторов 17 и 18 объединены и подключены к выходу усилителя 16 постоянного тока, эмиттеры транзисторов 7 и 18 объединены и подключены к выходу усилителя 2 мощности.

Источник 5 тока содержит первый

21 и второй 22 транзисторы одного типа проводимости, которые включены по схеме токового зеркала, третий транзистор 23 другого типа проводимости и резистор 24, причем эмиттеры первого 21 и второго 22 транзисторов объединены и подключены к вто35 рому выходу источника 5 тока, первый выход которого соединен с коллектором первого транзистора 21, база которого подключена к базе и коллектору второго транзистора 22 и коллек40 тору третьего транзистора 23„ база которого соединена с первым входом источника 5 тока, второй вход которо! 239855

55 го через резистор 24 соединен с эмиттером третьего транзистора 23.

Блок 7 задержки содержит пороговый элемент 25, конденсатор 26 и резистор 27, причем выход порогового элемента 25 соединен с выходом блока 7 задержки, первый вход которого через резистор 27 подключен к входу порогового элемента 25 и первому выводу конденсатора 26, .второй вывод которого соединен с вторым входом блока 7 задержки.

Элемент ЗАПРЕТ 8 выполнен на двух элементах И-НЕ 28 и 29, причем выход первого элемента И-НЕ 28 соединен с выходом элемента ЗАПРЕТ 8, первый вход которого подключен к первому и второму входам второго элемента

И-9Е 29, выход которого подключен к первому входу первого элемента И-НЕ

28, второй вход которого соединен с вторым входом элемента ЗАПРЕТ 8.

Транзисторный ключ работает следующим образом.

Входной сигнал (фиг. 20-), посту-пающий на входную шину -15, проходя через блок 7 задержки, сдвигается во времени на величину t --t усиливается усилителем 2 мощности и в виде напряжения управления (фиг. 28) подается на базу силового транзистора 1. Одновременно с этим входной (фиг. 2Я) и задержанный (фиг. 2г) сигналы напряжение на входе порогового элемента 25 характеризуется 3 эпюрой фиг. 20) поступают соответственно на первый и второй входы элемента 3АНРЕТ. 8 (напряжение на выходе элемента И-НЕ 29 характеризуется эпюрой фиг. 2д), на выходе которого 4 формируется низкий уровень напряжения (фиг. 2д), разрешающий по первому входу работу источника 5 тока (форма тока коллектора транзистора

23 приведена на фиг. 2e). На второй вход источника 5 тока поступает потенциал, равный разности падения на переходе база — эмиттер насыщенного силового транзистора 1 и падения напряжения на нелинейном элементе 9.

Поскольку напряжение база — эмиттер силового транзистора 1 несет информацию о величине его коллекторного тока, то параметры нелинейного элемента 9 и источника 5 тока выбираются таким образом, чтобы на вьжоде источника 5 тока устанавливалась необходимая величина тока для заданного

5 !

О !

0 времени задержки, обеспечивающая независимость относительных потерь мощности на выключение в силовом транзисторе 1 от величины тока нагрузки !3.

Таким образом, перед выключением силового транзистора 1 на временном интервале, равном времени задержки, через него и диод 3 протекает ток (фиг. 2з), приводящий к накоплению избыточного заряда в базе последнего. Поэтому с момента подачи запирающего сигнала на базу силового транзистора 1 до момента восстановления запирающих свойств диода 3 падение напряжения на диоде 3 порядка одного вольта и потенциал коллектора силового транзистора 1 фиксируются на уровне, равном сумме напряжения первого источника напряжения, подключенного в шине 11, и прямого падения напряжения на диоде

4. Поскольку эта величина существен-. но меньше напряжения второго источника напряжения, подключенного к шине 14, то формируется благоприятная траектория выключения силового транзистора 1 и существенно снижаютея коммутационные потери в нем при включении.

Регулировка же тока через диод 3 (фиг. 23) в функции тока коллектора силового транзистора 1 (фиг. 2И) приводит к регулированию избыточного заряда, накапливаемого в диоде 3, а следовательно, и времени задержки нарастания напряжения на силовом транзисторе 1 (фиг. 2K) лишь на время, необходимое для спада коллекторного тойа (фиг. 2<) до нуля, что позволяет дополнительно уменьшить потери мощности в силовом транзисторе 1.

КПД предлагаемого транзисторного ключа выше, чем у известньж транзисторньж ключей за счет уменьшения мощности, рассеиваемой на силовом транзисторе во включенном состоянии и при выключении.

Ф о р м ул а и з о б р е т е н и я

Транзисторный ключ, содержащий силовой транзистор, усилитель мощности, первый и второй диоды, источник тока, демпфирующую цепь, входную шину, коллектор силово.о транзистора соединен с первыми выводами первого

11 tg 4 с5 .7 t tatetntiz

1 6 фри. g

Составитель Д. Иванов

Техред H.Бонкаяо Корректор Л Патай

Редактор А. Шандор

Заказ 3408/56 Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб„, д, 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 диода и демпфирующей цепи, эмиттер подключен к общей шине, а база — к выходу усилителя мощности, первый и второй питающие выводы которого соединены соответственно с первой и второй шинами первого источника напряжения, второй вывод первого диода подключен к первому выводу второго диода и первому выходу источника тока, второй вывод демпфирующей цепи через нагрузку соединен с шиной второго источника напряжения, отличающийся тем, что, с целью повышения КПД, в него введены блок задержки, элемент ЗАПРЕТи нелинейный элемент, а источник тока снабжен первым и вторым входами, причем база силового транзистора через нелинейный элемент подключена к первому входу источника тока, второй вход которого соединен с выходом элемента ЗАПРЕТ, первый вход которого подключен к входной шине и перво.му входу блока задержки, второй вход

19 которого соединен с общей шиной, второй вход элемента ЗАПРЕТ подключен к входу усилителя мощности и выходу блока задержки, второй выход источника тока соединен с вторым выводом

15, второго диода и с первой шиной первого источника напряжения.