Параллельно-последовательный аналого-цифровой преобразователь

 

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих аналогоцифровьк вычислительных устройствах. Изобретение позволяет повысить быстродействие устройства. Это достигается за счет того, что в устройство, содержащее последовательно соединенные блоки преобразования, содержащие блок аналого-цифрового преобразования , блок цифроаналогового преобразования , источник пороговых напряжений, выполненный на источнике опорного напряжения , делителе напряжения, блок цифроаналогового преобразования содержит (п+1) ключей, усилитель разностного сигнала, элемент И и вычитающий усилитель. Быстродействие достигается за счет того, что получение разностного сигнала в блоке цифроаналогового преобразования происходит параллельно с получением кода в аналого-цифровом преобразователе. 1 з.п. ф-л{)1, 2 ил. S (Л to О9 СО 00 9) СО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU 1239 А i (5D 4 Н 03 М 1/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ВСЕ((1М:3" . Я

13,;,„13

ВИВЛДО ТЫА

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3720866/24-24 (22) 04.04.84 (46) 23.06.86. Бюл. М 23 (72) В.Г.Заболотских, Б.М.Мешков и В.А.Штин (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1003332, кл. Н 03 К 13/17, 1981.

Быхтияров Г.Д. Аналого-цифровые преобразователи.- М.:. Советское радио, 1980, с. 207, рис. 7.29. (54) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫЙ

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычислительной технике и может быть использовано в быстродействующих аналогоцифровых вычислительных устройствах.

Изобретение позволяет повысить быстродействие устройства. Это достигается за счет того, что в устройство, содержащее последовательно соединенные блоки преобразования, содержащие блок аналого-цифрового преобразования, блок цифроаналогового преобразования, источник пороговых напряжений, выполненный на источнике опорного напряжения, делителе напряжения, блок цифроаналогового преобразования содержит (п+1) ключей, усилитель разностного сигнала, элемент И и вычитающий усилитель. Быстродействие достигается за счет того, что получение разностного сигнала в блоке цифроанаC логового преобразования происходит Ж параллельно с получением кода в аналого-цифровом преобразователе. 1 s.n. ф-zqa 2 ил. С:

1 12

Изобретение относится к вычислительной технике и мОжет быть использовано в быстродействующих аналого-цифровых вычислительных устройствах и устройствах контрольно-измерительной техники.

Цель изобретения — повышение быстродействия.

На фиг.1 приведена функциональная схема параллельно-последовательного аналого-цифрового преобразователя.

На фиг.2 — принципиальная электрическая схема цычитающего усилителя.

Преобразователь содержит блок 1 аналого-цифрового преобразования (алел го †цифров преобразователи), блоки 2 цифроаналогового преобразования., источник 3 опорного напряжения, делитель 4 напряжения. Аналого-цифровой преобразователь 1 содержит и-компараторов 5 и и-элементов И6, формирователь 7 выхоцного кода, источник

3 и делитель 4 образуют источник. пороговых напряжений.

Блок 2 содержит вычитающий усилитель 8, усилитель 9 разностного сигна за (n+1) ключей 10. Вычитающий уси.— литель 8 содержит операционный усилитель 11, резистивный делитель 12 на. пряжения, содержащий (n+1) последовательно соединенных одинаковых резисторов 13. резисторы 14-17. Блоки i u

2 образуют блоки преобразования.

Устройство работает .следующим образом, 39863 его в старшие разряды выходного двоичного кода.

Одновременно с преобразованием аналога в параллельном АЦП 1 вычитающий усилитель 8 формирует (n+1) разностный сигнал, а позиционный код с выхода элементов 6 подается на управляющие входы ключей 10, вызывая срабатывание одного из них. В результате на

1Î вход усилителя 9 подается напряжение U, равное разности между напряжением входного сигнала и ближайшим меньшим значением опорного напряжения. Усилитель 9 усиливает разностный сигнал и

15 подает его на следующий блок преобразования.

Напряжение на выходе резистивного ,целителя 12 равно

20 U...= U - (1 — 1) U,„

8ISX i n+ l где i =1, 2, ..., n+1 при условии, что к прямому и инверсному входам операционного усилителя подключены по два одинаковых по вели- . чине резистора..

Таким образом, вычитающий усилитель 8 при подаче на его соответствующие входы преобразуемого и опорного

Зо напряжений формирует на выходах (n+1) разностное напряжение, равное разностям между U „ H величинами напряжений, снимаемых с делителя 4, причем на вход усилителя 9 подается разность между входным напряжением и ближайшим меньшим по величине уровнем опорного наНапряжение входного сигнала, подлежащеiî преобразованию, подается одновременно на первые входы компараторов

5 и на соответствующий вход вычитаюшего усилителя 8 первого блока преобраэ<-вания. Ка вторые входы компаратоpGH э подаются соответствующие уровни опор ых напряжений с делителя 4, а на соо--зетствующий первый вход вычитаю. щего усилителя 8 подается опорное напряжение п выхода источника 3. Часть компараторог 5 срабатывает, их выходные сигналы образуют унитарный код результата преобразования, который далее с помощью элементов 6 преобразуется в позиционный код, т. е. срабатывает тот элемент 6,. второй вход которого подключен к неинвертирующему выходу верхнего (фиг.1) сработавшего коипаратора 5. Позиционный код с выходов элементов 6 подается на входы формирователя 7, который преобразует пряжения.

Быстродействие повышается за счет того, что получение разностного сигнала происходит одновременно с преобразованием аналога в код в, параллельном АЦП 1 и подключением разностного сигнала на вход усилителя 9.

Время преобразования определяется большей из двух величин Т,= Т + Т„ или Т = Т. + Т,+ Т + T„, где Т„ — время установления разности в вычитающем усилителе 8, вычитающем усилителе 8;

Т„ — время установления выходного напряжения в усилителе 9;

Т вЂ” время срабатывания компаратоI( ров 5, Т вЂ” время срабатывания элементов с

6;

Т .— время срабатывания ключей 10, т ° е. определяется только одной из двух компонент общего времени. з 1239863

Формула изобретенияr

1. Параллельно-последовательный ,аналого-цифровой преобразователь, содержащий источник пороговых напряжений и последовательно соединенные блоки преобразования, состоящие каждый из блока аналого-цифрового преобразования, выполненного на и компараторах (где и = 2 — 1, m — число разрядов), lo (n-1). элементах И и формирователе выходного кода и, кроме .последнего, из блока цифроаналогового преобразования, выполненного на (и+1) ключах и усилителе разностного сигнала, первые вхо- 15 ды компараторов в каждом блоке аналого-цифрового преобразования объединены и являются входной шиной каждого блока преобразования, вторые входы компараторов первого блока преобразо- 20 вания соединены с соответствующими первыми выходами источника пороговых напряжений, прямые выходы компараторов в каждом блоке аналого-цифрового преобразования, кроме первого компа- д ратора, соединены с соответствующими первыми входами (n- 1) элементов И, инверсные выходы компараторов, кроме и-го компаратора, соединены соответственно с вторыми входами (и-1) эле30 ментов И, выходы (n-1) элементов И соединены соответственно с (n-1) входами формирователя выходного кода, выходы которого являются выходными шинами данного блока аналого-цифрового

„35 преобразования, первые входы и ключей в каждом блоке цифроаналогового преобразования объединены с соответствующими входами формирователя выходного . кода данного блока преобразования, а

40 выходы (n+1) ключей объединены и соединены с входом усилителя разностного сигнала, выход которого является выходной шиной каждого блока преобразования, отличающийся тем, что, с целью повышения быстродействия в каждый блок аналого-цифрового преобразования введен дополнительный элемент И,ав каждый блок цифроаналоговоо преобразования введен вычитающий усилитель, первые входы всех вычитающих усилителей объединены и соединены с вторым выходом источника пороговых напряжений, второй вход каждого вычитающего усилителя является входной шиной соответствующего блока преобразования, (n+1) выходов вычитающего усилителя соединены соответственно с вторыми входами п ключей и первым входом (n+1)-ro ключа, выход дополнительного элемента И соединен с первым входом первого ключа, первый вход дополнительного элемента И является шиной логической единицы, а второй вход соединен с прямым выходом первого компаратора, первые выходы источника пороговых напряжений соединены с соответствующими вторыми входами компараторов каждого блока аналого-цифрового преобразователя, кроме первого, второй вход (и+1)-го ключа соединен с инверсным выходом п-компаратора.

2. Преобразователь по п.1, о т л ич а ю шийся тем, что вычитающий усилитель выполнен на операционном усилителе, четырех резисторах, резистивном делителе напряжения, содержащем (и+1) последовательно соединенных резисторов, первый вход операционного усилителя соединен с первыми выводами, первого и второго резисторов, второй вывод первого резистора является первым входом вычитающего усилителя, второй вывод второго резистора объединен с первым входом резистивного делителя напряжения и является вторым входом вычитающего усилителя, (n+1) выходов резистивного делителя .напряжения являются (n+1) выходами вычитающего усилителя, второй вход резистивного делителя напряжения непосредственно соединен с выходом операционного уси лителя и через третий резистор — с вторым входом операционного усилителя и первым выводом четвертого резистора, второй вывод которого является общей шиной.!

239863

1239863

У дыя1 08ых 8 ддык Я

0 ИКл+

Составитель А.Титов

Техред Л.Олейник

Редактор А.Сабо

Корректор В.Бутяга

Заказ 3409/57 Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4