Когерентный демодулятор сигналов

 

Изобретение относится к радиосвязи . Повышается помехоустойчивость от межсимвольных помех при приеме сигналов амплитудной телеграфии. Демодулятор содержит перемножитель I, интеграторы 2, П, компараторы 3, 14, ключи (к) 4, -12, 16, 17, генератор 5 опорной частоты, синхронизатор 6, блоки вычитания (БВ) 7, 13, пиковый детектор 8, делитель 9 напряжения , квадратор 10, инверто{ 15. Помехоустойчивость повьшается подключением выхода компаратора 14 к первому входу К 16, второй вход которого соединен с выходом К 4, а выходы К 17, 16 соединеныс входом БВ 7. Выход БВ 13 соединен с вторым входом К 1 7. 1 ил. 4 00 СП to

СОЮЗ СОВЕТСКИХ

COllHAËÈÑÒÈ×ЕСКИХ

РЕСПУБЛИК (5D 4 Н 04 ? 27/22, 27/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3721488/24-09 (22) 05,04,84 (46) 07.07.86. Бюл. 9 25 (71) Ташкентский электротехнический институт связи и Ленинградский электротехнический институт связи им. проф, M.À. Бонч-Бруевича . (72) Л.Н. Гольдфельд; А.Г. Стариков и В.З. Ляндрес (53) 621.396.62(088.8) (56) Авторское свидетельство СССР

В 1129063, кл. Н 04 L 27/22, 1983. (54) КОГЕРЕНТНЫЙ ДЕМОДУЛЯТОР СИГНАЛОВ (57) Изобретение относится к радиосвязи. Повышается помехоустойчивость

„„SU, 1243152 А 1 от межсимвольных помех при приеме сигналов амплитудной телеграфии.

Демодулятор содержит перемножитель 1, интеграторы 2, 11, компараторы 3, 14, ключи (К) 4, 12, 16, 17, генератор 5 опорной частоты, синхронизатор 6, блоки вычитания (БВ) 7, 13, пиковый детектор 8, делитель 9 напряжения, квадратор 10, инвертор 15, Помехоустойчивость повышается подклю.чением выхода компаратора 14 к первому входу К 16, второй вход которого соединен с выходом К 4, а выходы

К 17, 16 соединены-с входом БВ 7, Выход БВ 13 соединен с вторым входом К 17. 1 ил.

1243152!

О!

3D

40

50

55 1 ь 1„ (10-15) i,,,(2) где 7. — квазипериод замираний сигнала в радиоканале.

В:высокоскоростных системах передачи дискретной информации, где длительность элементарной посылки в сотни раз меньше квазипериода замираний, составляющего 0,1-0,05 такое условие легко реализуемо.

При выборе постоянной времени нагрузки пикового детектора 8 из условия (2) напряжение межсимвольных помех на его выходе будет усредняться, приближаясь к нулю, так как интервал их действия не превышает (4-5) и будет тем ближе к нулю, чем больше „. Напряжение на выходе пикового детектора 8 не будет также содержать составляющих с частотой манипуляции f = — — или ее гармоник, 1 м так как 7„гораздо больше.

Уровень флуктуационных помех на

1 выходе пикового детектора 8 меньше, чем на входе в П „ раз, где П вЂ” по— лоса пропускания радиотракта приемника, за счет сужения ширины их спектра. Таким образом, напряжение

Ц (С) на выходе пикового детектора 8

При подаче на него входного сигнала

U (t) практически определяется тольЬх ко амплитудой несущей принимаемого сигнала AT, медленно меняющейся по закону замираний в радиоканале, т.е.

UB(t ) - К 1- (t ) 1 где К вЂ” коэффициейт передачи пико8 вого детектора 8, практически равный единице.

Напряжение U (С) с выхода пикового детектора 8 подается на делитель

9 напряжения, с коэффициентом деления К,. определяемым выражением

Я 2К

Делитель 9 напряжения служит для формирования оптимального порогового напряжения U (t), подаваемого на управляющие входы компараторов 3 и 14, определяемого выражением

9 в 2

При подаче на управляющий вход компаратора оптимального порогового напряжения, равного половине амплитуды сигнала, обеспечивается минимальная вероятность ошибочного срабатывания компаратора.

На интервале одной посылки напряжение на выходе пикового детектора 8 практически не меняется и равно П амплитуде несущей сигнала AT на входе демодулятора. Это напряжение подается на квадратор 10, на выходе которого выделяется напряжение (с), U2 подаваемое на информационный вход интегратора 11. В конце каждой посылки сигнала AT на управляющие, входы интегратора 11 и ключа 12 с второго входа синхронизатора 6 поступает тактовый импульс, который передним фронтом отпирает. ключ 12, а задним стирает напряжение на выходе интегратора

11.При этомв концекаждой посылкина выходе ключа 12 выделяется напряжение о ,„()=1

1 подаваемое на управляющий вход блока

13 вычитания, на информационный вход которого с выхода ключа 4 в тот же момент подается отсчет выходного напряжения интегратора 2, определяемый выражением (1) .При этом на выходе блока 13 вычитания выделяется сигнал ком.пенсации U (t) .Как видно из (1), напряжение V (t), следовательно, и сигнал компенсации V (t) зависят от Ъ того, какой полезный сигнал содержится в напряжении V „ (t,), поступающем на вход демодулятора.

При передаче сигнала логической единицы напряжения П„(С) на выходе ключа 4 в момент отсчета равно

u4 (t,)=v +v (,)+u,„„(,! о, гмд а сигнал компенсации V (t ) представ13 ляет собой сумму отсчетов межсимвольной и флуктуационной помехи.

v,"(t)=v„(t,)-v„(t)=v, „(,)+

+П„„(Г,).

С выхода блока 13 вычитания этот сигнал компенсации подается на информационные входы ключа 17 и компаратора 14. Напряжение U„" (t), как правило, существенно меньше амплитуды полезного сигнала U так как практи— чески в любой реальной системе передачи дискретной информации отношение сигнала к помехе h удовлетворяет условию и )) 1 .

В связи с этим порог компаратора

u (t)

14, равный -ш2 —, не превышается (<) напряжением V„ (t) на выходе компаратора 14 появляется сигнал логического нуля, который запирает ключ 16, а на выходе инвертора 15 — сигнал логической единицы, который отпирает

1243152

ВНИИПИ Заказ 3719/58 Тираж 624 Подписное

Произв.-полигр. нр-тие, r. Ужгород, ул. Проектная, 4 ключ 17. При отпирании ключа 17, сигнал компенсации U„" 1(t), поступающий

На его информационный вход проходит через него на управляющий вход блока

7 вычитания, на информационный вход которого в тот же момент подается напряжение U (t,). (()

В блоке 7 вычитания происходит компенсация межсимвольной помехи и 1р на его выход поступает напряжение (11 (ь), определяемое выражением: где Б ((,) — остаточное напряжение флуктуационной помехи, обусловленное различием спектра флуктуационных по- . мех, поступающих на управляющий и информационный вход блока 13 вычитания. (< l

Напряжение U (t) подается на ин( формационный вход компаратора 3. Если условие

U (t)>U„„=U (t) (3) выполняется, на выходе демодулятора 25 появляется сигнал логической единицы.

При передаче сигнала логического .нуля напряжение на выходе ключа 4 не содержит составляющей сигнала AT u в соответствии с (1) определяется выражением, "()=,"()-U,,"(t)=U„„()+

При этом на выходе блока 13 вычитания сформируется напряжение

1Ъ 4 () U2 л

7мп О (О которое подается на информационные входы компаратора 14 и ключа 17.

Как уже указывалось, уровень сигнала существенно превьппает уровень помех, поэтому при подаче на информационный вход компаратора 14 напря(ol жения U (t) порог срабатывания КоМ

12 паратора 14 будет превышен, на выходе его сформируется сигнал логической единицы, который отпирает ключ

16, а на выходе инвертора 15 — сигнал логического нуля, который запирает ключ 17. При этом на управляющий вход блок» 7 вычитания подается напряжение U (t) такое же, как и на его информационный вход. Напряжение на выходе блока 7 вычитания, подаваемое на информационный вход компаратора 3, при этом близко к нулю, условие (3) не.выполняется, на выходе. демодулятора появляется сигнал логического нуля.

Формула и з обретения

Когерентный демодулятор сигналов, содержащий объединенные по входу перемножитель, синхронизатор и пиковый детектор, первый выход синхронизатора через генератор опорной частоты соединен с другим входом перемножителя, выход которого через последовательно соединенные первый интегратор,. первый ключ и первый блок вычитания соединен с первым входом первого компаратора, выход пикового детектора через последовательно соединенные квадратор, второй интегратор, второй ключ, второй блок вычитания, второй компаратор и инвертор соединен с первым входом третьего ключа,, выход пикового детектора через Делитель напряжения соединен с объединенными вторыми входами первого и второго компараторов, выход синхронизатора соединен с объединенными вторыми входами первого и второго интеграторов, первого и второго ключей, выход первого ключа соединен с вторым входом второго блока вычитания, отличающийся тем, что, с целью повьппения помехоустойчивости от межсимвольных помех при приеме сигналов амплитудной телеграфии, выход второго компаратора соединен с первым входом четвертого ключа, второй вход которого соединен с выходом первого ключа, а выходы третьего и четвертого ключей соединены с входом первого блока вычитания, выход второго блока вычитания соединен с вторым входом третьего ключа.