Запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в полупроводниковых запоминающих устройствах. Цель изобретения - повышение помехоустойчивости и упрощение устройства. Устройство содержит группы блоков памяти, элементы НЕ, блок управления, имеющий адресные выходы и выходы выборки. Повьшение помехоустойчивости достигается тем, что суммарная помеха,, возникающая на линии сигнала выборки , оказывается частично или полностью скомпенсированной. 1 ил. О с N5 «4;. 4 -si

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3803608/24-24 (22) 15.09.84 (46) 15.07.86 . Бюл . Ф 26 (71) Институт электронных управляющих машин (72) М.С.Белоконь, В.M.Головков, А.И.Дорофеев, В.Я.Мусиенко, И.M..Ðûáèí и А.С.Федоров (53) 681.327(088.8) (56) Memory system design аепппаг

Intel, Corporation, 1979.

MS11-M MDS memory technical .шапиа1. Digital Equipment Corporation, 1980.

ÄÄSUÄÄ 1244719 А1 (50 4 G 11 С 11 00 7 00 (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в полупроводниковых заноминающих устройствах. Цель изобретения — повьппение помехоустойчивости и упрощение устройства. Устройство содержит группы блоков памяти, элементы НЕ, блок управления, имеющий адресные выходы и выходы выборки.

Повьппение помехоустойчивости достигается тем, что суммарная помеха, возникающая на линии сигнала выборки, оказывается частично или полностью скомпенсированной. 1 ил.

1244719

ЯНИИПИ Заказ 3923/54 Тираж 543, Подписное

Произв ° -полигр. пр-тие, г„ Ужгород„ ул, Проектная, 4

Ивобретение относится к нычислительной технике и может быть использояана н полупроводниковых запоминающих устройствах.

Цель изобретения — повышение паме" хоустойчивости и упрощение устройства.

На чертеже изображена структурная схема запоминающего устройства.

Устройство содержит m групп бло- 10 ков 1„,...,m„памяти (по п блоков в каждой груйпе), элементы НЕ 2,..., 2, где 1 1 1, а 1 — разрядность ад— ресной части блоков памяти„блок 3 управления, имеющий адресные выха- 1!1 ды 4,...,4 и выходы 5,,,5 ныборки.

Устройство работает следующим образом.

При обращении к к-ай группе бло- и ков памяти, где К=Г,...,m, сигнал выборки устанавливается на линии, соединяющей выход 5„ выборки с входами выборки блоков памяти k-ой группы. При переключении уровня адресно- 2 го сигнала на выходе 4> на выходе 5< выборки возникает помеха за счет паразитных связей линий соединений этих двух сигналов с элементами К„ ..., k„, где и„) и. Одновременно на ньтхо- 30

Ил де элемента НЕ 2, где j =1,...,i происходит противоположное переклю1чение уровня адресного сигнала, которое вызывает противоположно направленную помеху на выходе 5 выборки за счет параэитных связей линий соединений этих двух сигналов с элементами К„,„„,, К, Тем .самым суммарная помеха на линии сигнала выборки оказывается частична или полностью скомпенсированной.

Формула изобрет ения

Запоминающее устройства, содержащее группы блоков памяти, нходы выборки которых подключены к соответствующему выходу выборки блока управления, а т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости и упрощения устройства, в него введены элементы НЕ, входы которых и одноименные адресные нходы одних из блоков памяти групп подключены соответственно к одним из адресных выходов блока управления, а выходы элементов НЕ соединены с одноименными адресными входами других блоков

1 памяти групп, другие адресные выходы блока управления подключены к одноименным адресным входам блоков памяти групп.