Устройство для извлечения квадратного корня

 

Изобретение предназначено для вычисления квадратных корней из двоичных чисел и может быть ислользовано для построения цифровых вычислительных машин. Целью изобретения является сокращение оборудования. Устройство содержит регистр, подкоренного выражения , регистр частных сумм, комбинационный сумматор, коммутатор, элемент ИЛИ, счетчик циклов, дешифратор, генератор тактовых импульсов, блок управления, преобразователь кода унитарного в двоичный, группу элементов И, счетчик, регистр последовательного приближения, причем выходы счетчика соединены с первыми входами группы элементов И, выходы регистра последовательного приближения соединены с вторыми входами группы элементов И, выходы которых соединены с входами преобразователя кода унитарного в двоичный, выходы которого соединены с первыми входами коммутатора, выходы которого соединены с вторыми входами комбинационного сумматора, выходы которого соединены с входами регистра частных сумм, выходы генератора .тактовых импульсов соединены с входами блока управления, выходы которого соединены с управляющими входами счетчика, регистра последовательного приближения, коммутатора, регистра частных сумм, регистра подкоренного вьгражения, счетчика циклов, выходы счетчика циклов соединены с входами дешифратора, выход которого соединен с входом генератора тактовых импульсов , выход младшего разряда комбинационного сумматора соединен с первым входом элемента ИЛИ, второй вход которого является входом устройства, и выход которого .соединен с входом младшего разряда регистра частных сумм, выходы комбинационного суммат ора соединены с входом блока управдения, выходы регистра частных сумм соединены с первыми входами комбинационного сумматора, старший разряд регистра подкоренного выражения соединен по схеме сдвига влево с входом регистра частных суйм. 1 з.п. ф-лы, 3 ил., 1 табл. (О (Л ND 4 О) О ;о

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ÄÄSU ÄÄ 1246091 (51) 4 G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3775257/24-24 (22) 23.07.84 (46) 23.07.86. Бюл. № 27 (71) Ордена Ленина институт кибернетики им.В.М.Глушкова (72) М.В.Семотюк, В.Д.Троц и Н.A.Íàçàðóê (53) 681.325{088.8) (56) Авторское свидетельство СССР

¹ 57.1807, кл. С 06 F 7/552, 1974.

Карцев Н.А. Арифметика цифровых машин. M. Наука, 1969, с. 537, рис. 5-6. (54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ (57) Изобретение предназначено для вычисления квадратных корней из двоичных чисел и может быть использовано

I для построения цифровых вычислительных машин. Целью изобретения является сокращение оборудования. Устройство содержит регистр подкоренного выражения, регистр частных сумм, комбинационный сумматор, коммутатор, элемент ИЛИ, счетчик циклов, дешифратор, генератор тактовых импульсов, блок управления, преобразователь кода унитарного в двоичный, группу элементов

И, счетчик, регистр последовательного приближения, причем выходы счетчика соединены с первыми входами группы элементов И, выходы регистра последовательного приближения соединены с вторыми входами группы элементов И, выходы которых соединены с входами преобразователя кода унитарного в двоичный, выходы которого соединены с первыми входами коммутатора, выходы которого соединены с вторыми входами комбинационного сумматора, выходы ко— торого соединены с входами регистра частных сумм, выходы генератора .тактовых импульсов соединены с входами блока управления, выходы которого соединены с управляющими входами счетчика, регистра последовательного приближения, коммутатора, регистра частных сумм, регистра подкоренного выражения, счетчика циклов, выходы счетчика циклов соединены с входами дешифратора, выход которого соединен с входом генератора тактовых импульсов, выход младшего разряда комбина— ционного сумматора соединен с первым входом элемента ИЛИ, второй вход ко° е б торого является входом устройства, и выход которого .соединен с входом младшего разряда регистра частных 4 сумм, выходы комбинационного суммато- С5 ра соединены с входом блока управле- (, ) ния, выходы регистра частных сумм Я соединены с первыми входами комбина- >®

l ционного сумматора, старший разряд регистра подкоренного выражения соединен по схеме сдвига влево с входом регистра частных сам. 1 з.п. ф-лы, 3 ил., 1 табл. 2

1246091

Изобретение относится к области цифровой вычислительной техники.

Цель изобретения — сокращение обоРудования.

На фиг ° 1 показана схема устрой- 5 ства; на фиг. 2 — схема блока управления и диаграмма работы генератора тактовых импульсов; на фиг. 3 — схема блока последовательного приближения.

Устройство для извлечения квадрат-. 1О ного корня содержит регистр 1 частных сумм, регистр 2 подкоренного выражения, комбинационный сумматор 3, коммутатор 4, блок 5 постоянной памяти (БПП), группу 6 элементов И, счетчик

7, блок 8 последовательного приближения, блок 9 управления, генератор

10 тактовых импульсов, элемент ИЛИ 11, счетчик 12 циклов, дешифратор 13 ну— ля и входную шину 14 сброса счетчика циклов

Блок 9 управления содержит триг= геры 15-18, элементы ИЛИ 19-21, элементы И 22-30.

Блок 8 последовательного приближения содержит элемент НЕ 31, элементы И 32-34, триггер 35 управления, триггеры Зб.i-38.i, элемент 2И-ИЛИ

39.i, элемент ЗИ-ИЛИ 40;i.

Устройство работает следующим ЗО образом.

Блок 8 последовательного приближения записывает в каждый разряд единицу, начиная со старшего, последовательно. В зависимости от управляющих сигналов данная .единица сбрасывается или оставляется в данном разряде.

Возможно вычитание единицы из последних трех записанных разрядов. По входу сброса все элементы устанавливают- 4О ся в исходное состояние. По входу сдвига определяется очередной разряд, в который записывается единица. По входам сброса очередного записанного разряда и вычитания из послецних трех 45 записанных разрядов сбрасывается очередной разряд или вычитается единица из последних трех записанных разрядов. По входу записи устанавливается в единицу очередной разряд блока 8 последовательного приближения.

По входной шине 14 счетчик 12 циклов сбрасывается и через дешифратор. 13 нуля разрешает работу генератора 10 тактовых импульсов. По им- 55 пульсу СИ 1 сбрасывается счетчик 7 и блок 8 последовательного приближения, регистр 1 частных сумм, триггер

15 блока 9 управления, записывается подкоренное число в регистр 2 подкоренного выражения, .через элемент

ИЛИ 21 сбрасываются. триггеры 17 и 18 блока 9 управления, устанавливается через элементы И 22 и ИЛИ 19 в единицу триггер 16 в блоке управления.

По импульсу СИ 2 в младший разряд регистра 1 частных сумм через элемент

ИЛИ 11 записывается старший разряд подкоренного числа.

По импульсу СИ 3 регистр 1 частных сумм и регистр 2 подкоренного выражения сдвигаются на один разряд влево, разрешается сдвиг в блоке 8, увеличивается на единицу значение счетчи" ка. 12.

После начальной установки в устройстве повторяются циклы, количество которых равно разрядности результата.

Каждый цикл работы устройства состоит из следующих шагов. По СИ1 подтверждается состояние триггера 16 блока 9 через элементы И 23 и ИЛИ 19, записывается предполагаемый разряд корня, который всегда равен единице, в счетчик 7 по входу сдвига влево и в блок 8.

Выходы счетчика 7 и блока 8 соединяются с входами группы 6 элементов И таким образом, что на первый элемент

И приходит младший разряд счетчика 7 и старший разряд выхода блока 8, на второй элемент И второй и и-1 разряды соответственно и т.д. С выходов группы б элементов И образный унитарный код поступает на входы блока постоянной, памяти, преобразованный код через коммутатор 4 суммируется с кодом регистра 1 частных сумм на комбинационном сумматоре 3. Если отсутствует ийверсия переноса из комбинационного сумматора 3, то по СИ 2 результат записывается в регистр 1 частных сумм, а по СИ 3 сдвигяются влево регистр 1 частных сумм, регистр

2 подкоренного выражения, разрешается сдвиг в блоке 8.

Если есть перенос р из комбинационного сумматора 3, то триггер 16 блока 9 управления сбрасывается, по

СИ 2 через И 30 триггер 18 устанавливается в единицу, по СИ 3 изменений не происходит. По очередному СИ 1 через И 23 и ИЛИ 19 триггер 16. блока 9 устанавливается в единицу и вычитается единица из счетчика 7, сбрасывается очередной разряд блока 8 ° Унитарный код с группы 6 эле46091 сумма записывается в регистр 1 частных сумм. По очередному СИ 1 через элементы И 23, ИЛИ 19 блока управления устанавливается триггер 16 в единицу, из счетчика 7 вычитается единица, из содержимого блока 8 вычитается единица из трех последних записанных разрядов, через элементы И 24 иИЛИ 21 сбрасываются триггеры 17 и 18 блока

10 управления. Образованная очередная сумма с выходов комбинационного сумматора 3 по СИ 2 записывается в регистр 1 частных сумм и регистр 2 подкоренного выражения, происходит сдвиг вправо разряда для разрешения записи в очередной разряд содержимого блока 8 последовательного приближения.

Когда счетчик 12 циклов сосчитает n + 1 цикл; то через дешифратор 13 нуля сбрасывается разрешение работы генератора 10 тактовых импульсов и устанавливается в единицу триггер 15 блока 9 управления.

В таблице приведен пример извле2 чения квадратного корня для аргумента

101001100101.

Группа 6 Выход

Блок 8 элемен- БПП 5 P тов И

Цикл Счетчик 7

Началь-:. ная установка 000000

010

000 0 010

111 0 001

110 0 001

101 1 111

111 0 001

110 0 000

100 1 101

110 1 111

110 0 001

100 1 111

110 0 001

000000 000000

100000 000001

011

1 100000

010

010

111000 000111

111000

001

011011

Корректировка

011

110110

1101 10

001010

110100

110011

1 10010 010001

011

i 10011! 10011 з 12 ментов И поступает на блок 5, двоичный код с выхода блока 5 через коммутатор 4 суммируется с содержимым регистра 1 частных сумм на комбинационном сумматоре 3.

Если отсутствует инверсия переноса из комбинационного сумматора 3, то по СИ 2 происходит запись суммы в регистр 1 частных сумм, по СИ 3 через элементы И 28, ИЛИ 21 сбрасывается триггер 18 в блоке 9 управления, сдвигаются регистр 1 частных сумм и регистр 2 подкоренного выражения на один разряд влево, происхо— дит сдвиг вправо для разрешения запи— си в очередной разряд блока 8 последовательног0 приближения.

Если присутствует инверсия переноса, устанавливающая триггер 16 блока

9 управления в "0", то по СИ 2 триггер 17 устанавливается в единицу, коммутатор 4 выдает на свои выходы код, равный двойке в двоичной системе счисления, который суммируется с кодом регистра 1 частных сумм, по СИ 3.110000 110000 000011

011000 110000 000010

101100 110100 001001

010011 110010 010010

Сумматор Регистр 1

3 частных сумм

11олученный результат равен 110010.

В качестве преобразователя унитарного кода в двоичный в устройстве вместо блока постоянной памяти могут использоваться такие стандартные блоки, как счетчик, дешифратор, комбинационные схемы и их интеграция.

Формула из об ре те ния

1. Устройство цля извлечения квадратного корня, содержащее комбинационный сумматор, регистр подкоренного выражения, регистр частных сумм, при- 15 чем выход комбинационного сумматора подключен к информационному входу регистра частных сумм, вход младшего разряда регистра частных сумм подключен к выходу старшего разряда регистра подкоренного выражения, о тл и ч а ю щ е е с я тем, что, с целью сокращения оборудования, оно содержит элемент ИЛИ, коммутатор, блок постоянной памяти, группу элементов И, счетчик, блок последовательного приближения, генератор тактовых импульсов, счетчик циклов1 дешифратор нуля и блок управления, причем выход регистра частных сумм .подключен к первому информационному

30 входу комбинационного сумматора, выход коммутатора подключен к второму информационному входу комбинационного сумматора, выход блока постоянной памяти подключен к первому информаци- З5 онному входу коммутатора, второй информационный вход коммутатора подключен к шине двоичного кода числа "2" устройства, вход адреса блока посто янной.памяти подключен к выходам эле- 40 ментов И группы, выход i го разряда счетчика (i = 1, 2, ..., n; п — разрядность результата) подключен к первому входу i-ro элемента И группы, выход j-го разряда блока последова- 45 тельного приближения (j = и, (n-1), 1) подключен к второму входу

i-го элемента И группы, выход счетчика циклов подключен к входу дешифра тора нуля, выход дешифратора нуля подключен к входу запуска генератора тактовых импульсов, выход младшего разряда комбинационного сумматора подключен к первому входу элемента

ИЛИ, выход элемента ИЛИ подключен к входу младшего разряда регистра частных сумм, второй вход элемента

ИЛИ является входом старшего разряда подкоренного числа устройства, вход сброса счетчика циклов является входом запуска устройства, информационный вход регистра подкоренного выражения является входом подкоренного числа устройства, первый выход генератора тактовых импульсов подключен к первому входу блока управления, второй вход генератора тактовых импульсов подключен к второму входу блока управления, третий выход генератора тактовых импульсов подключен к третьему входу блока управления, выход дешифратора нуля подключен к четвертому входу блока управления, выход инверсии переноса комбинационного сумматора подключен к пятому входу блока управления, первый выход блока управления подключен к входу сброса регистра частных сумм, счетчика, блока последовательного приближения и к входу управления записью регистра подкоренного выражения, второй выход блока управления подключен, к счетному входу счетчика циклов, к входам управления сдвигом влево регистра частных сумм и регистра подкоренного выражения и к входу управления сдвигом вправо блока последовательного приближения, третий выход блока управления подключен к входу управления записью регистра частных сумм, четвертый выход блока управления подключен к первому управляющему входу коммутатора и к входу вычитания единицы блока последовательного приближения, пятый выход блока управ- . ления подключен к второму управляющему входу коммутатора, шестой выход блока управления подключен к входу декремента счетчика и к входу сброса последнего разряда блока последова- тельного приближения, седьмой выход блока управления подключен к входу управления сдвигом влево счетчика и к входу установки последнего разряда блока последовательного приближения, причем блок управления содержит первый, второй, третий и четвертый триггеры, первый, второй и третий элементы ИЛИ, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, причем в блоке управления прямой выход первого триггера. подключен к первому входу первого элемента И, инверсный выход первого триггера подключен к первому

1246091 входу второго элемента И, выход первого элемента И подключен к первым входам первого и второго элементов

ИЛИ, выход второго элемента И подключен к второму входу первого элемента

ИЛИ и к первым входам третьего, четвертого и пятого элементов И, выход первого элемента ИЛИ подключен к входу асинхронной установки второго триггера, выход третьего элемента И подключен к второму входу второго элемента ИЛИ, выход второго элемента

ИЛИ .подключен к входам асинхронного сброса третьего и четвертого триггеров, прямой выход четвертого триггера подключен к счетному входу третьего триггера, прямой выход второго триггера подключен к первь м входам пятого, шестого и седьмого элементов

И, инверсный выход второго триггера подключен к второму входу четвертого и к первому входу девятого элементов

И, выход шестого элемента И подключен к первому входу третьего элемента ИЛИ, выход седьмого элемента И подключен е к третьему входу второго элемента

ИЛИ, выход восьмого элемента И подключен к второму входу третьего элемента ИЛИ, выход девятого элемента И подключен к счетному входу четвертого триггера, прямой выход третьего триггера подключен к второму входу третьего и к первому входу восьмого элементов И, причем вход сброса первого триггера соединен с вторыми входами первого и второго элементов И и является первым входом блока.управления, вторые входы шестого и девятого элементов И соединены между собой и являются вторым входом блока управления, вторые входы седьмого и восьмого элементов И соединены между собой и являются третьим входом блока управления, вход установки первого триггера является четвертым входом блока управления, вход синхронной установки в "0 и вход синхронизации второго триггера соединены между собой и являются пятым входом блока управления, выход первого элемента И является первым выходом блока управления, выход седьмого элемента И является вторым выходом блока управления,. выход третьего элемента ИЛИ является третьим выходом блока управления, прямой выход третьего триггера является четвертым выходом блока управления, инверсный выход третьего триггера является пятым выходом блока управления, выход четвертого элемента И является шестым выходом блока управления, выход пятого элемента И является седьмым выходом блока управления.

2. Устройство по п. 1, о т л ич а ю ш е е с я тем,что блок последовательного приближения содержит эле— мент НЕ, три элемента И, триггер управления, 3 и триггеров, п элементов

2И-ИЛИ и элементов ЗИ-ИЛИ, причем выход элемента НЕ подключен к первому входу первого элемента И, вход элемента НЕ соединен с первым входом второго элемента И и является входом вычитания единицы блока последовательного приближения, вторые входы первого и второго элементов И соеди-. нены и являются входом сброса последнего разряда блока последовательного приближения, выход триггера управления подключен к первому входу третье25 го элемента И, второй вход третьего элемента И соединен с входом установки триггера управления и является входом управления сдвигом вправо блока последовательного приближения, вход сброса триггера управления соединен с входами асинхронной установки (3i-2)-го и (Çi-1)-го триггеров и с первым входом i-ro элемента ЗИ-ИЛИ и является входом сброса блока последо35 вательного приближения, первые входы всех элементов 2И-ИЛИ объединены и являются входом установки последнего разряда блока последовательного приближения, выход третьего элемента И подключен к входу синхронизации (3i-2)-го триггера, выход (Çi-2)-го триггера подключен к вторым входам

i-х элементов 2И-ИЛИ и ЗИ-ИЛИ и к входу синхронной установки (Çi+1) ro триггера, выход второго элемента,И подключен к третьим входам всех элементов ЗИ-ИЛИ, выход Çi-ro триггера подключен к четвертому входу i-го элемента ЗИ-ИЛИ, выход первого эле50 мента И подключен к третьим входам всех элементов 2И-ИЛИ н к пятым входам всех элементов ЗИ-ИЛИ, выход (3i-1)-го триггера подключен к четвертому входу i-ro элемента 2И-ИЛИ и к шестому входу i-ro элемента

ЗИ-ИЛИ, инверсный выход Çi-ro триггера подключен к пятому входу i-го элемента 2И-KIH шестой вход i-ro элемента 2И-ИЛИ и седьмой вход i ãî

9 1 элемента ЗИ-ИЛИ объединены между собой и подключены к инверсному выходу (3i+3)-ro триггера, вход сброса (3 .-1)-го триггера подключен к выхоmr (3i+7)-го триггера, вход синхрон246091

lO ной установки первого триггера подключен к шине логического нуля устройства, выход 3i-го триггера явля ется i-м разрядом выхода блока пос5 ледовательного приближения.

) 24бйч!

124б091

Составитель С. Силаев

Редактор Н. Тупица Техред Н.Бонкало

Корректор Е. Сирохман Заказ 4002/42 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-ÇS, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие,. г. Ужгород, ул. Проектная, 4