Многоуровневый коммутатор

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„12463 (su 4 Н 03 К 17/00 а квй

- вв т в

ОПИСЛНИК NSOEPETEHHR

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ и=1+мой ((- —, ., t +

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3835345/24-21 (22) 03.01.85 (46) 23.07.86. Бюл. У 27 (71) Ленинградский ордена Ленина политехнический институт им. М.И. Калинина (72) А.К. Березкин (53) 621.382(088.8) (56) Мультипроцессорные системы и параллельные вычисления. Под ред.

Ф. Энслоу, M.: Мир, 1976, с. 47, рис. 2.5.

Patel I.Í. Processor memory Interconnections for Multiprocessor. The б Ann. Symp. on Computer Architecture, 1976, New York, 1979, р. 170, fig. 4. (54) (57) МНОГОУРОВНЕВЫЙ КОММУТАТОР, содержащий матрицу коммутаторов 2х2 с К столбцами, где К = (log L), Ь =

= max {N, М ; N — число информационных входов; М вЂ” число .информационных выходов многоуровневого коммутатора, причем и-й выход коммутатора 2х2 d-ro столбца g-й строки, где n=1,2, d = — 1-(К-1), g = 1 -(2), соединен с

m-м входом коммутатора 2х2 (d+1)-ro столбца S-й строки, где

Б=(Мос1 (+ (2, 1 (g-2 (-.1) )+ информационные входы многоуровневого коммтутатора соединены соответственЫ но с входами 2 коммутаторов 2х2 первого столбца, а информационные выходы соединены соответственно с вы-.

М ходами

2 коммутаторов 2х2 К-го столбца, отличающийся тем, что, с целью повышения быстродействия и упрощения за счет уменьшения числа управляющих входов, в него введены К управляющих матриц коммутации, причем i-я управляющая матрица коммутации, где i=1 К, содержит (i-1) столбцов коммутаторов 2х2 и один i-й столбец управляющих коммутаторов 2х2, C причем и-й выход коммутатора 2х2 r-го столбца g-й строки..i-й управляющей матрицы -коммутации, где r=-1-(i-1), соединен с m-м входом коммутатора 2х2 (r+1)-ro столбца S-й строки i-й управляющей матрицы коммутации, а для

r = i — 1 — с m-м входом управляющего

bier оммутатора 2х2 i-ro столбца S-й стро- ки i-й управляющей матрицы коммутации, и-й выход запроса управляющего комму- l4h татора 2х2 i-ro столбца g-й строки

i-й управляющей матрицы коммутации соединен с ш-м входом запроса управ- Ж ляющего коммутатора 2х2 S-й строки 1 ) (i+1) го .столбца (i+1)-й управляющей матрицы коммутации, первый, второй, третий и четвертый управляющие выходы управляющего коммутатора 2x2 g-й стро. ки i-го столбца i-й управляющей мат- ), Ф рицы коммутации соединены соответственно с первым, вторым, третьим и четвертым управляющими входами коммутаторов 2х2 g-й строки i-ro столбца каждой h-й управляющей матрицы коммутации, где h = (i + 1) — К, и мат1246360 рицы коммутаторов 2х2, входы запроса многоуровневого коммутатора соединены соответственно с входами запроса управляющих коммутаторов 2х2 первой управляющей матрицы коммутаторов, выходы запроса управляющих коммутаторов

2х2 К-й управляющей матрицы соединены соответственно с выходами сигналов

Изобретение относится к автоматике, коммутационной и вычислительной технике и может быть использовано при построении коммутируемых сетей, связывающих.источники и приемники информации.

Цель изобретения — повышение быстродействия и упрощение за счет уменьшения числа управляющих входов и ðåàлизации асинхронного управле1(ия про16 цессом установления связи информационных входов с информационным выходами по заданным адресам и сигналам запросов, что уменьшает время установления требуемой связи.

На фиг, 1 представлена структурная схема многоуровневого коммутатора; на фиг. 2 — функциональная схема управляющего коммутатора 2х2.

Многоуровневый коммутатор содержит коммутаторы 1 2х2, управляющие коммутаторы 2 2х2, управляющие матрицы 3 „ — 3 „ коммутации, матрицу 3 коммутации, входы 4,, 4,,4. где i = 1,...,К, i-го разряда адреса, информационные выходы 5„, 5<,...,5„„, выходы 6,, 6 ....,6м запроса, входы

7, -7))(запроса, информационные входы

8, - 8» °

Управляющий коммутатор 2 2х2 содер- З1 жит элементы И 9.„ — 9, элементы

ЗАПРЕТ 1U — 10 входы 11, и 11 входы 12„ и 12, запроса, управлящие выходы 131 — 13... выходы 14, и

14 > запроса. 31

Матрица 3«+„)коммутаторов 2х2 содержит К столбцов, где К= tlog Lj, L max j N М); Ы вЂ” число информационных входов; М вЂ” число информационных выходов многоуровневого коммута- 4О тора, причем и-й выход коммутатора

1 2х2 d-ro столбца g-й строки, где и 1-2 d 1-(К-1) g = 1 - ) п У запроса многоуровневого коммутатора, входы коммутаторов 2х2 первого столбца i-й управляющей матрицы коммутации, а для i-1 входы управляющих коммутаторов 2х2 соединены соответственно с входами i-го разряда адресов информационных выходов многоуровневого коммутатора.

2 соединен с m-м входом коммутатора 1

2х2 (d+1) -ro столбца S-й строки, где

m= 1+Мос1 ((а,)+ 1)9 и-й выход (и=1 2) коммутатора 2х2

g-столбца — g-й строки матрицы коммутаторов 2х2 и управляющих матриц коммутации: соединен с m-м входом (m =

1,2), матричного коммутатора 2х2

S-й строки (d+1)-ro столбца, где

m = 1 + Mod ((1 ) +1);

Я=(о-2 (-1)f " ) Мой (n+ (, ) )+

+ g Mod („+1), Nod, (...) означает число в скобках, взятое по модулю два; d = 1+(i-1); — номер управляющей матрицы 3 коммутации. Информационные входы 8; многоуровневого коммутатора соединены

N соответственно с входами

2 коммутаторов 1 2х2 первого столбца матрицы

3 „+1 коммутаторов 1 2х2, и-й выход коммутатора 1 2х2 d-ro столбца g-й строки, где п=1-2, d = 1- (К-1);

1 - () соединен с m-м входом

2 коммутатора 2х2 (d+1)-го столбца S-й строки, где

m 1 + Mod (t,)+1)

S-(Мо(,(о+ f "„.,))) (g-(1) )(2 )) 1246360 4

g liod, (n+ (., (+1), информационные выходы 5 многоуровне) вого коммутатора соединены соответственно с выходами коммутаторов 1 2х2

К-го столбца матрицы 3,, коммутаторов 2х2, и-й выход коммутатора 1 2х2

r-го столбца g-й строки управляющей матрицы 3; коммутации (i=1 Ê, где

r = 1 (i-1), соединен с m ì входом коммутатора 2х2 (r+1) ro столбца S é ( (строки управляющей матрицы 3,, а для

r = i — l — с m-м входом управляющего коммутатора 2 2х2 i-го столбца S-й

1 15 строки управляющей матрицы 3; коммутации, и-й выход запроса управляющего коммутатора 2х2 i ro oTo r1 g-é строки управляющей матрицы 3, комму- тации соединен с m ì входом запроса

20 управляющего коммутатора 2 2х2 S-й строки (i+1) — и управляющей матрицы 3... коммутации, первый, второй, третий и четвертый управляющие выходы 13, 13„ управляющего коммутатора 2 2х2

g-й строки i-го столбца управляющей матрицы 3; коммутации 2х2 соединены соответственно с первым, вторым, третьим и четвертым управляющими входами коммутаторов 1 2х2 g-й строки i-го столбца управляющих матрицf 3;„, 3„, 30

3,,...,3„ коммутации и матрицы

Зк,„ коммутации. Входы 7, — 7 запроса многоуровневого коммутатора соединены. соответственно с входами

12, и 12 2 запроса управляющих комму- З таторов 2 2х2 управляющей матрицы

3, коммутаторов. Выходы б, — 6 л сигналов запроса многоуровневого коммутатора соединены соответственно с выходами 14, и 14 .запроса управ- <0 ляющих коммутаторов 2 2х2 управляющей матрицы 3 коммутации. Входы управляющих коммутаторов 2х2 управляющей матрицы 3 коммутации соеди1

1 иены соответственно с входами 4.

2 N л

4,...,4, старшего разряда адресов,информационных выходов многоуровл невого коммутатора, а входы 4.

2 М

4,,4; многоуровневого коммутаl тора i-го разряда адресов выходов 0 многоуровневого коммутатора соединены соответственно с входами коммутаторов 1 2х2 первого столбца управляющей матрицы 3; коммутации.

Многоуровневый коммутатор работаете следующим образом.

Для образования цепи связи между информационными входами 8„. и информаг ционными выходами 5 многоуровневого коммутатора, где 1=1-N, ф1=1-N, в соответствии с принципом двоичного дерева необходимо осуществлять выбор направления связи в К столбцах матрицы 3„,, коммутации, где К вЂ” (1og,.Lj;

L = max IN,Ì5, в которых размещены матричные коммутаторы 1 2х2, дающие возможность установления связи каждого из двух входов с одним из двух выходов путем подачи на четыре его управляющих входа соответствующих управляющих сигналов. Направление установления связи в каждом i-м столбце задается для каждого информационного входа 8„ значением i-го разряда адреса, соответствующего этому информационному входу, поступающим на вход

4 управляющей матрицы 3; коммута,ции. В i-й столбец управляющей мат1рицы 3. коммутации этот разряд ад1

4 реса поступает с входа 4 по тому же пути, что и в матрице 3„+, коммутации, что обеспечивается наличием в управляющей матрице 3 коммутации

К столбцов,из которых К-1 столбцов содержат коммутаторы 1 2х2, а К-й столбец — управляющие 2 коммутаторы

2х2.

Процесс установления связи между информационным входом 8, и выходом

5,7" многоуровневого коммутатора начинается с момента подачи на вход 7„. запроса сигнала на установление связи. При этом на входы 4". (i=1 К), подаются разряды кода адреса информационного выхода 5"г. В первой управляющей матрице 3; сигнал с входа 7„ запроса поступает на вход запроса управляющего коммутатора 2 2х2, на одноименный вход которого поступает с входа 4", старший разряд кода адреса.

Последний определяет, во-первых, на какой из двух запросных выходов управляющего коммутатора 2х2 будет передан входной сигнал запроса, и, вовторых, значение сигналов на первом, втором, третьем и четвертом управляющих выходах 13„ 13. управляющего коммутатора 2х2. Так как управляющие выходы 13, — 13 связаны с соответствующими управляющими входами коммутатора 2х2 одноименной строки одноименного столбца управляющих матриц

3., 3,,Зк коммутации и мат(+ f <.1. 2 рицы 3 1 коммутации, то подключение входов к выходам в этих коммутаторах

2х2 осуществляется в одинаковом их направлении.

360 Ь

2х2 следующего столбца, так, что обесггечивают полнодоступную связь в первом столбце между каждыми двумя входами и двумя выходами каждого коммутатора 2х2 первого столбца, в первом и втором столбце между четверками входов и выходов коммутаторов ?х2 двух строк и двух столбцов.

Таким образом, в предлагаемом многоуровневом коммутаторе повышено быстродействие за счет реализации асинхронного управления процессом установления связи информационных входов с выходами по заданным адресам и сигналам запроса, что уменьшает потери времени на установление связи.

Время ожидания разрешения кофликтов при запросе несколькими источниками связи с одним выходом не превосS 1246

Выбор направления установления связи осуществляется в каждой управляющей матрице 3; коммутации в управляющих коммутаторах 2х2 i -ãî столбца. Если в каком-либо управляющем коммутаторе 2х2 выбираемое направление связи уже занято, то поступивший ранее запрос на установление связи будет блокировать прохождение более позднего запроса и, следовательно, 10 изменения сигналов на управляющих выходах 13 не произойдет. Установленные соединения в многоуровневом коммутаторе удерживаются при удержании сигнала на соответствующем входе 7 15 запроса и освобождаются при снятии этого сигнала, а признак установления связи соответствует сигналу на выходе

6 запроса многоуровневого коммутатора.

Коммутаторы 1 2х2 матрицы 3 „ коммутации и управляющих матриц 3; коммутации каждого столбца связаны своими выходами с входми коммутаторов 2 ходит времени использования этого выхода (И-1) источником, а количество управляющих входов уменьшено в сравнении с известным устройством в

4 N/log L раз.

8 бг

5g

5м

Фиг. 7

1246360

Составитель С. Кусм

Техред Л.Олейник

Корректор И, Эрдейи

Редактор В. Петраш

Заказ 4021/55

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобреТений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

13) !

Зу

133

73ср