Устройство для управления @ -фазным инвертором

 

Изобретение относится к электротехнике и может быть использовано в устройствах для .управления многофазными инверторами в системах электропитания и электропривода. Целью изобретения является повышение надежности устройства, С выхода задающего ю 4 СХ)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 Н 02 М 7/537

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3782761/24-07 (22) 20.08.84 (46) 30.07.86. Вюл. У 28 (72) В.В.Ефимов (53) 621.316.727 (088.8) (56) Авторское свидетельство СССР

У 917301, кл.. Н 02 P 13/18, 1981.

Авторское свидетельство СССР

9 752749, кл. Н .02 Р 13/18, 1977.

„„SU„„1248019 А" (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ mФАЗНЬМ HHBEPTOPOM (57) Изобретение относится к электротехнике.и может быть использовано в устройствах для управления многофазными инверторами в системах электропитания и электропривода. Целью изобретения является повышение надежности устройства. С выхода задающего

12480 генератора 1 подаются сигналы на три канала 2-4 пересчетных схем. Каждая фаза вьг:одного напряжения формируется мажоритарными элементами 16 — 18 на входы которых поступают сигналы с одноименных триггеров 5-7 кана"- лов 2-4. При изменении состояний на прямых выходах триггеров 5. изменяется уровень выходного сигнала на прямом выходе первого мажоритарного элемента 16, сигнал с выхода которо ) 19

ro через логические элементы поступает на входы установки триггеров

5-7. Посредством логических элементов осуществляется синфазная работа каналов 2-4 пересчетных схем, сохраняется работоспособность при любых отказах одного из каналов, процесс фазирования не превышает полпериода выходного напряжения, после чего обеспечивается заданный режим работы. 3 ил, Изобретение отнесится к электротехнике и может быть использовано в устройствах для управления многофазными инверторами в системах электропитания и электропривода.

Целью изобретения является.повышение надежности устройства.

На фиг; 1 изображена схема устройства для управления .трехфазным инвертором, на фиг. 2 — эпюры напряжений на элементах устройства при синфазной работе каналов; на фиг,3— эпюры напряжений на элементах устройства при работе схем фазирования каналов.

Устройство для управления содержит задающий генератор 1, три оди— иаковых канала 2-4 пересчетных схем на триггерах 5-7 со схемами фазирования на элементах 2И 8 и 9, элементах 2ИЛИ 10-13, блоках 14 и 15 выделения заднего фронта импульса. Каждая фаза выходного напряжения формируется мажоритарными элементами 16—

18, на входы которых поступают сигналы с однойменных триггеров 5 — 7 каналов 2-4. На фиг. 2 эпюры напряжений задающего генератора обозначены

U1 на прямых выходах .триггеров 5, 6, 7 — соответственно U5, U6, 07, ка прямом и инверсном выходах мажоритарного элемента 16 — соответственно U16 и U16, на выходах блоков

14 и 15 — соответственно U14.и 015, на выходах элементов 2И 8 и 9 - соответственно U8, U9 на выходах элементов 2ИЛИ 10-13 — соответственно

U10, U11 012, U13.

Устройство работает следующим образом.

В момент времени t на нрямых вы1 ходах триггеров 5 каждого канала сос5 тояние "1" изменяется на "0", ана- логично меняется уровень выходного сигнала на прямом выходе мажоритарного элемента 16 и на короткое время на выходе блока 14 вместо сигнала

"0" появляется "1". Эта "1" через элементы 2ИЛИ 10 и 12 подается на входы установки в "0" триггеров 5 и входы установки в "1" триггеров 6 и

7. Появление "1" на входах установ15 .ки в "0" и "1" не меняет состоянйе триггеров 5-7, так как перед этим под .действием сигнала синхронизации триггер 5 перешел в состояние "0", а триггеры 6 и 7 остались в состоянии "i

Г

В момент времени t, изменяется состояние триггеров 5, аналогично изменяется сигнал на выходах элемен" та 16, на выходе блока 15 кратковременно сигнал "0" изменяется на "1".

Эта " 1" через элементы 2ИЛИ 11 и !3 подается на входы установки в "1" триггеров 5 и в "0" триггеров 6 и 7.

Состояние триггеров 5-7 под дейстЗО вием "1" не меняется.

На фиг. 3 эпюры напряжений задающего генератора обозначены как U1 на прямом и инверсном выходах триггера 5 канала 2 — соответственно

U5-2 и U5-2, на прямых выходах триггеров 5 каналов 3 и 4 — U5-3 и 05-4, на выходах мажоритарного элемента

16 — соответственно U16 и U16, на

1248019

3 выходах блоков 14 и 15 — соответст-. венно U14 и U15, на выходах элементов 2И 8 и 9 каналов 2-4 — соответственно U8-2, U8-3, U8-4, U9-2, U9-3, U9-4, на выходах элементов

2ИЛИ 10-13 — соответственно ЮО-:1, U10-.3,..., U13-3, U13-4..

Предположим, что до момента t„ входы установки в "1" и "0" триггеров 5-7 отключены от выходов эле— ментов 2ИЛИ 10-13, в канале 2 неисправен триггер 5, на выходах которого сигналы постоянно равны "1" и "0", а каналы 3 и 4 при повторном включении устройства оказались в противофазе.

Пусть в момент времени t входы установки в "1" и "0" триггеров 5-7 каналов 2-4 подключены к выходам элементов 2ИЛИ 10-13. В этот момент на входе и на выходе элемента 9 в канале 4 уровень сигнала равен "1", этот сигнал через элементы 11 и 12 канала 4 поступает на входы установки в "1" триггеров 5-7 канала 4.

Состояние триггеров становится равным 111.

При поступлении двух очередных сигналов синхронизации триггеры этого канала переходят в состояние 011, состояние канала вновь не совпадает с состояниями каналов 2 и 3 и схема фазирования вновь дважды переводит триггеры в состояние 111. При поступлении третьего импульса син- хронизации триггеры каналов 3 и 4 одновременно переключаются в состояние 011 и с этого момента каналы

3 и 4 работают синфазно, выходные сигналы устройства соответствуют заданным.

Как видно из приведенных на фиг.3 эпюр, блоки 14 и 15 в работе схем фазирования не участвуют, так как на их выходах сигналы постоянно равны "0" (до момента фазирования каналов 3 и 4). Предположим теперь, что в момент времени t входы уста- г ковки в "1" и "0" триггеров 5-7 отключены от выходов элементов 10-13, в момент С устройство включено вновь с неисправным каналом 2 (триггер 5 этого канала неисправен, не управляется по входам установки в "1" и

"0" и работает в режиме деления частоты задающего генератора на два), а каналы 3 и 4 оказались случайно в противофазе.

Пусть в момент t входы установки в " 1" и "0" подключены к выходам элементов 10-13, но блоки 14 и 15 в каналах 3 и 4 отключены. Как видно из фиг. 3, при отсутствии блоков

14 и 15 исправные каналы 3 и 4 не фазируются. При подключении в момент блоков 14 и 15 при первом же переключении триггеров меняется состо10 яние на выходах мажоритарного элемента 16, блок 15 выделяет задний фронт инверсного сигнала элемента

16 и сигнал с выхода блока 15 через элементы 11 и 13 поступает на входы

15 установки в "1" триггера 5 и в "0" триггеров 6 и 7, состояние триггеров каналов 3 и 4 становится равным 100, Фазирование каналов на этом закон20 чится.

Предлагаемое устройство сохраняет работоспособность при любых возможных отказах одного из каналов, процесс фазирования не превышает пол25 периода выходного напряжения устройства, после чего обеспечивается заданный режим работы. Аналогично схемы фазирования работают при восстановлении синфазности каналов при

30 сбоях от помех или при начальной установке синфазности каналов при включении устройства.

Формула из обретения

Устройство для управления ю-фазным инвертором, содержащее задающий генератор, три идентичных канала пересчетных схем на ю триггерах, имеющих прямые связи с каждого предшествующего триггера на последующий и перекрестные связи с последнего триггера на первый, мажоритарные

4 элементы по числу фаз инвертора, прямые и инверсные выходы которых предназначены для подключения к управляющим электродам транзисторов инвертора соответствующей фазы, а три входа соединены с прямыми выходами триггеров соответствующей фазы каждого канала, два блока выделения заднего фронта импульсов, о т л и ч а ю щ ее с я тем, что, с целью повышения надежности, каждый канал содержит два элемента 2И и четыре элемента

2ИЛИ, причем прямой выход первого мажоритарного элемента соединен.с вхо1248019!

И

U78

И4

ИХ

Ф и

U8p 09

010 012

Фиг. 2 дами первых блоков выделения заднего фронта импульса и с первыми входами вторых элементов 2И, инверсный выход первого мажоритарного элемента соеди5 нен с входами вторых блоков выделения заднего фронта импульса и с первыми входами первых элементов 2И, вторые входы элементов 2И соединены соответственно с прямым и инверсным выходами первого триггера одноименного канала, выходы первых блоков выделения заднего фронта импульса соединены с первыми входами вторых и четвертых элементов 2ИЛИ, выходы первых элементов 2И соединены с вторыми входами первых и четвертых элементов

2ИЛИ, выходы вторых элементов 2И соединены с вторыми входами вторых и третьих элементов 2ИЛИ, выходы первых.и вторых элементов 2ИЛИ соединены соответственно с входами установки в "0" и "1" первых триггеров, а выходы третьих и четвертых элементов 2ИЛИ соединены соответственно с входами установки в "1" и "0" остальных триггеров в данном канале.

1248019 Оиг. 3

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

01

U51/5 2

И-3

УУ0!б

ГИ

И9

ugОУ2

016-2

011-2

И2-Я / 5-2 иИ оК

ИО-д

НИ

U1?-3

И-3

08-с

УУ-S

U10-g

И1-у

UfZ-4

У!5Составитель А. Придатков

Редактор А.Лежнина Техред Л.Сердюкова Корректор А.Обручар

Заказ 4138/56 Тираж 631 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

1

1

1

t

1

1

t

t

Ф

t