Устройство для воспроизведения запаздывающих функций
Изобретениеотносится к вычислительной технике.Устройство содержит аналого-цифровойпреобразователь 7, триггеры 8 и 13,генератор 9 тактовых импульсов, блок 10 оперативной памяти, мультиплексоры 11 и 15, цифровой элемент 12 сравнения, элементы И 14 и ИЛИ 19, счетчик 16 адреса, регистр 17 и цифроаналоговый преобразователь 18, Работа устройства основана на записи в блок to оперативной памяти последовательности -цифровьис отсчетов входной аналоговой величины, поступающей на вход 2, и считывания в регистр 17 информации из ячеек блока 10, выбираемых с соответствующим сдвигом по коду адреса. Упрощение устройства достигается на основе использования общего счетчика t6 адреса, который в начальные моменты времени формирует адреса записи отсчетов в блок 10 оперативной памяти, а после достижения необходимого запаздывания используется для формирования адресов записи и считывания отсчетов. Такая организация процесса работы позв-оляет исключить второй счетчик адреса и адресный ком мутатор . 1 ил. W 1C i со ел
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК
rW 4 С 06 С 7/26
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ (57) Изобретение тельной технике. .аналого-цифровой триггеры 8.и 13, относится к вычислиУстройство содержит преобразователь 7, генератор 9 тактовых
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21.) 3848907/24-24 (22) 29 ° 01. 85 (46) 07.08.86. Бюл. Ф 29 (71) Ленинградский ордена Ленина электротехнический институт, им. В.И.Ульянова (Ленина) (72) О.Г.Кокаев, В.М.Лапидус,.А.Н.Афанасьев и В.С.Кисленко (53) 681;335(088.8) (56) Авторское свидетельство СССР
У 1173424, кл. С 06 С 7/26, 1983.
Авторское свидетельство СССР
В 1168973, кл. G 06 С 7/26, 1984.
Авторское свидетельство СССР Ф 1107293, кл. Н б3 К 13/02, С 06 1 1/00, 1982. (54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ
ЗАПАЗДЫВАЮЩИХ ФУНКЦИЙ
„„SU;„; 1249546 А 1 импульсов, блок 10 оперативной памяти, мультиплексоры 11 и 15, цифровой элемент 12 сравнения, элементы И 14 и
ИЛИ 19, счетчик 16 адреса, регистр 17 и цифроаналоговый преобразователь 18.
Работа устройства основана на записи в блок 10 оперативной памяти последовательности цифровых отсчетов входной аналоговой величины, поступающей на вход 2, и считывания в регистр 17 информации из ячеек блока 10, выбираемых с соответствующим сдвигом по коду адреса. Упрощение устройства достигается на основе использования общего счетчика 16 адреса, который в начальные моменты времени формирует адреса записи отсчетов в блок 10 оперативной памяти, а после достижения необходимого запаздывания используется для формирования адресов записи и считывания отсчетов. Такая организация
1процесса работы позволяет исключить второй счетчик адреса и адресный ком.мутатор. 1 ил.
12495
Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительных комплексах и устройствах автоматики ° 5
Целью изобретения является упрощение устройства.
На чертеже изображена блок-схема устройства для воспроизведения запаздывающих функций.
Устройство содержит шину 1 ввода кода начальных условий, вход 2 устройства, шину 3 управления записью начальных условий, шины 4 и 5 управления запуском и остановом устройст- 15 ва, шину 6 ввода кода времени задержки, аналого-цифровой преобразова-. тель (АЦП) 7, первый триггер (ТГ) 8, генератор 9 тактовых импульсов (ГТИ), блок 10 оперативной памяти (БОП), 0 первый мультиплексор 11, цифровой элемент 12 сравнения (ЦЭС), второй триггер 13, элемент И 14, второй мультиплексор 15, счетчик 16 адреса, регистр. 17, выходной цифро-аналоговый преобразователь (ЦАП) 18, элемент ИЛИ
19 и выход 20 устройства.
Устройство функционирует в двух режимах: 1Подготовка" и "Воспроизведение|1
В режиме "Подготовка" сигнал
"Стоп" с шины 5 поступает на вход триггера 8 и обнуляет его. Сигнал с выхода триггера 8 обнуляет триггер 13 и счетчик. 16 адреса, блокирует рабо- З5 ту ГТИ 9 и переключает мультиплексоры 11 и 15. Установленный к этому времени код начальных условий с шины
1 через мультиплексор 11 поступает на информационный вход регистра 17. С 40 шины 3 подается синхросигнал "Запись начальных условий", который через мультиплексор 15 поступает на вход разрешения записи регистра 17, управляя занесением кода начальных условий 45 в регистр 17. Выходной код регистра
17 поступает на вход ЦАП 18 на выходе 20 которого формируется напряжение начальных условий.
В режиме 11Воспроизведение" сигнал
"Старт" поступает на шину 4 устройства и устанавливает триггер 8 в единичное состояние. Выходной сигнал триггера 8 разрешает работу генера-. тора 9 и устанавливает мультиплексо- 55 ры 11 и 15 в такое положение, при котором выход блока 10 оперативной памяти подключается к информационному
46 2 входу регистра 1/, а выход элемента
И 14 — к входу разрешения записи этого регистра.
С выхода генератора 9 на вход запуска преобразователя 7 поступают синхроимпульсы, управляющие циклами преобразования аналогового напряжения, поступающего на вход 2 устройства, в цифровой код. Завершение каждого цикла преобразования аналогового напряжения сопровождается появлением сигнала "Готовность данных" на втором выходе АЦП 7. Этот сигнал поступает на вход управления БОП 10 и устанавливает его в режим записи или чтения (фронт сигнала устанавливает
БОП 10 в режим записи), Сигнал "Готовность данных поступает также на счетный вход счетчика 6 адреса.
Таким образом, по фронту сигнала
"Готовность данных" происходит запись цифрового кода входной аналоговой величины в БОП 10 по адресу, определяемому текущим состоянием счетчика 16 адреса, а по срезу этого сигнала происходит увеличение текущего состояния счетчика 16 на единицу, Выполнение этих. операций обеспечивает запись цифровых кодов входной. аналоговой .величины в последовательные ячейки БОП 10.
Считывание информации из блока 10 происходит также из последовательных ячеек,. начиная с нулевой, но с задержкой на число тактов, задаваемое кодом, поступающим на шину 6 устройства.
При этом информация из БОП 10 поступает на информационный вход регистра
17 через мультиплексор 11, а ее прием в регистр 17 синхронизируется выходными импульсами элемента И 14, поступающими на вход разрешения записи регистра через мультиплексор 15. Адрес ячейки БОП 10, из которой считывается информация, определяется текущим содержимым счетчика 16.
Режим "Задержка", заключающийся в считывании из блока 10 отсчетов входного сигнала через Nt (N — код времени задержки на шине 6 устройства) тактов.синхросигнала, реализуется следующим образом. Первые (И> — 1) тактов сигнала "Готовность данных обеспечивают запись преобразованных в цифровую форму отсчетов входного аналогового сигнала в последовательные ячейки БОП 10. По срезу N -го тактового сигнала "Готовность данных" происходит кратковременное изменение
1249546
20 рого триггера, при этом входы уста-, новки .и сброса первого триггера псдключены к шинам управления запусксм . и остановом устройства, о т л и ч аю щ е е с я тем, что, с целью упро30
Формула изобретения
40
Составитель С.Казинов
Техред В.Кадар Корректор М.Самборская
Редактор Л.Гратилло
Тираж 671
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Заказ 4327/51
Подписное
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 состояния счетчика 16 адреса. Значение выходного кода счетчика 16 становится равным коду, установленному на шине 6 устройства. Срабатывает цифровой элемент 12 сравнения, выходной сигнал которого устанавливает в единичное состояние триггер 13 и через элемент ИЛИ 19 поступает на счетчик l6, обнуляя его. В результате выходной код счетчика 16 задает адрес первой считываемой ячейки БОП 10.
Блок tO переходит в режим считывания данных, запись которых в регистр
17 синхронизируется импульсами генератора 9, поступающими через открытый триггером 13,элемент И 14 и мультиплексор 15 на вход разрешения записи регистра 17; После завершения считы-. вания из блока 10 в регистр 17 производится запись следующего (N +1)-.ro и отсчета входного аналогового сигнала ,,в блок 10 по адресу только что считанной ячейки.
Таким образом, предлагаемое устройство позволяет упростить техническую реализацию задержки входного аналогового сигнала за счет использования только одного адресного счетчика и исключения адресного коммутатора.
Устройство для воспроизведения запаэдывающих функций, содержащее аналого-цифровой преобразователь, подключенный информационным входом к входу устройства, входом запуска— к выходу генератора тактовых импульсов и первому входу элемента И, кодовым выходом — к информационному входу блока оперативной памяти, а выходом сигнала окончания преобразования—
1 к счетному входу счетчика адреса, со
1 единенного выходом с первым входом цифрового элемента сравнения, второй вход которого подключен к шине ввода кода времени задержки устройства, причем вход запуска генератора тактовых импульсов соединен с выходом первого триггера, входом сброса второго триггера и с управляющими входами, о двух мультиплексоров, первый иэ которых подключен первым и вторым информационными входами к шине ввода кода начальных условий устройства и выходу блока оперативной памяти соответственно, а выходом — к информационному входу регистра, соединеннного выходом с входом выходного цифроаналогового преобразователя, а входом разрешения записи — с выходом второго .. мультиплексора,, подключенного первым информационным входом к шине управления записью наЧальных условий устройства, а вторым информационным входом — к выходу элемента И, второй
25 вход которого соединен с выходом цтощения устройства оно содержит элемент
ИЛИ, соединенный первым входом с выходом первого триггера, вторым входом — с выходом цифрового элемента сравнения и входом установки второго триггера, а выходом — с входом обнуления счетчика адреса, подключенного выходом к адресному входу блока оперативной памяти, соединенного входом управления записью и чтением с выходом сигнала окончания преобразования аналого-цифрового преобразователя.
