Устройство для защиты автономного инвертора напряжения

 

Изобретение относится к электротехнике , предназначено для защиты и диагностики состояния тиристоров ав- ;тономного инвертора напряжения и яаляется усовершенствованием изобретения по авт. ев. № 1116492. Цель изобретения - расширение функциональных возможностей устройства. При поступлении сигналов с датчиков 6-8 минимального напряжения, длительность которых превышает длнтельность сигналов блокировки защиты с узла 5, на выходе элемента И-ШШ 9 в течение времени, равного разности длительностей сигналов датчика и блокировки, появляется сигнал логической 1, Этот сигнал поступает на блокирующий вход блока 3 памяти, на одном из выходов которого будет присутствовать сигнал логической 1. Этот сигнал поступает на соответствующий вход , блока 4 отображения информации, с вы хода которого снимается информация о номере плеча инвертора, при коммутации которого наступило короткое замьткание. 4 ил. (Л

СОЮЗ СОВЕТСКИХ

СЦ

РЕСПУБЛИК

„.Я0„„1249 44

А2 (gg 4 Н 02 Н 7/122

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (3, г и : .

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И.ОТКРЫТИЙ (61) 1116492 (21) 3855406!24-07 (22) 21,02.85 (46 ) 07.08.86. Бюл. У 29 (71) Ленинградский институт инжене- . ров железнодорожного транспорта им. акад. В. Н. Образцова (72) И. M. Ляус, 10. Б. Смирнов, Б. Л. Сыркин, М. Г. Нехаев и С. И. Виноградов (53) 621.316.925.4(088.8) .(56) Авторское свидетельство. СССР Ф 1116492, кл. Н 02 H 7/122, 1983. (54) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ АВТОНОМНО"

ГО ИНВЕРТОРА НАПРЯЖЕНИЯ . (57) Изобретение относится к электротехнике, предназначено для защиты и диагностики состояния тиристоров ав.тономного инвертора напряжения и является усовершенствованием изобретения по авт. св. Р 1116492. Цель изобретения — расширение функциональных возможностей устройства. При поступлении сигналов с датчиков 6-8 минимального напряжения, длительность которых превышает длительность сигналов блокировки защиты с узла 5, на выходе элемента И-ИЛИ 9 в течение времени, равного разности . длительно.стей сигналов датчика и блокировки, появляется сигнал логической "1", Этот сигнал поступает на блокирующий вход блока 3 памяти, на одном из выходов которого будет присутствовать сигнал логической "1", Этот сигнал

Р поступает на соответствующий вход, блока 4 отображения информации, с выхода которого снимается информация о номере плеча инвертора, при коммутации которого наступило короткое замьпсание ° 4 ил.

Ф 1249644 2

Изобретение относится к защите полупроводниковых преобразователей, предназначено для защиты и диагностики состояния тиристоров автономного инвертора напряжения и является усовершенствованием устройства по авт. св. !1- 1116492.

Цель изобретения — расширение функциональных возможностей устройстваа. 1О

На фиг. 1 представлена функциональная схема устройства для защиты автономного инвертора напряжения; на фиг. 2 — функциональная схема узла блокировки защиты; на фиг. 3 — функциональная схема блока памяти; на фиг. 4 — функциональная схема блока отображения информации.

Устройство содержит систему 1 импульсно-фазового управления, элемент

ИЛИ. 2, блок 3 памяти, блок 4 отображения информации., узел 5 блокировки защиты, датчики 6-8 минимального напряжения, элемент И-ИЛИ 9. Узел блокировки защиты содержит формирователи .10-15 импульсов и элементы ИЛИ-НЕ

16-18. Блок памяти включает в себя триггеры 1 9-25 памяти и элемент

ИЛИ 26. БлоК отображения информации включает в себя усилители-инверторы

27-32 и элементы 33-38 индикации (светодиоды). лей 10-15 одновременно подсоединены к информационным входам блока 3 памяти и к входам . элементов ИЛИ-

НЕ !6-18.

Блок памяти состоит из триггеров

RS-типа 19-25 с блокирующим входом

V и элемента ИЛИ 26. Входы триггеров

20-25 являются информационными входами блока памяти, вход триггера 19 является блокирующим входом, а входы элемента ИЛИ 26 подсоединены к выходу общего сброса системы 1 управления, а также к выходу рабочего сброса элемента ИЛИ 2.

Предлагаемое устройство для защиты позволяет определить номер плеча автономного инвертора, в результате

20 облегчает поиск и устранение неисправностей в инверторе. Исходное состоя55

Устройство состоит из системы 1 импульсно-фазового управления, выходы управления коммутирующими тиристорами которой соединены с входами элемента ИЛИ 2, а выходы управления главными тиристорами соединены с входами узла 5 блокировки защиты. Выход общего сброса системы 1 управления соединен с входом общего сброса блока 3 памяти. Выходы формирователей

10-15 импульсов узла 5 блокировки saщиты соединены с информационными входами блока 3 памяти, а также с входами элемента И-ИЛИ 9, Выходы датчиков минимального напряжения подсоединены к входам элемента И-ИЛИ 9. Выход элемента И-ИЛИ 9 соединен с блокирующим входом блока 3 памяти, а также с входом системы 1 управления. Выходы блока 3. памяти соединены с входами блока 4 отображения информации.

Узел блокировки защиты состоит из формирователей 10-15 импульсов, входы которых подсоединены к выходам управления главными тиристорами системь 1 управления. Выходы формировате

50 некоммутации которого произошло короткое замыкание, что значительно ние блока 3 памяти задается сигналом общего сброса, постуцающего из.системы 1 управления.

Устройство работает следующим образом.

В рабочем режиме система 1 импульсно-фазового управления вырабатывает сигналы управления главными и коммутирующими тиристорами. Узел

5 блокировки защиты, используя сигналы управления главными тиристорами, формирует сигналы блокировки защиты по фазам от технологических коротких замыканий. Одновременно узел 5 блокировки защиты вырабатывает сигналы, которые записываются в блок 3 памяти. Таким образом, блок

3 памяти фиксирует состояние тиристоров, причем сигнал "Лог. 1" на выходе соответствует открытому состоянию тиристоров, сигнал "Лог. 0" — закрытому состоянию тиристора.

Путем логического суммирования сигналов управления коммутирующими тиристорами элементов ИЛИ 2 формируется сигнал рабочего сброса блока 3 памяти, который при поступлении очередного импульса управления коммути-. рующими тиристорами сбрасывает триггеры 20-25 памяти в "0". Таким образом, на выходе блока 3 памяти фиксируется информация о текущей коммутации инвертора.

При поступлении сигналов с датчиков 6-8, длительность которых превышает длительность блокировок защиты, на выходе элемента И-ИЛИ 9 в течение з .1249 времени, равного разности длительностей сигналов датчика и блокировки, присутствует "Лог. )". Этот сигнал поступает на блокирующий вход блока

3 памяти. При этом состояние инверсного выхода триггера !9 становится, равным "Лог. 0". Этот сигнал блокирует входы триггеров 20-25 блока 3 памяти. При этом на одном из выходов блока памяти присутствует сигнал Ið

"Лог. I". Этот сигнал показывает номер плеча инвертора, при коммутации которого наступает короткое замыкание, Для наглядности информация блока памяти индицируется блоком 4 отобра- 15 жения информации.

В качестве элементов индикации ис пользуются светоизлучающие диоды, маркировка которых (НЬ1-HL6) соот.ветствует номеру плеча главных тиристоров автономного инвертора напряжения.

644

Формул а

4 изобре тения устройство для защиты автономног инвертора напряжения по авт. св °

У 1116492, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, оно снабжено блоком памяти, блоком отображения информации и элементом ИЛИ, причем каждый информационный вход блока памяти подсоединен к выходу соответствующего формирователя импульсов узла блокировки защиты, вход рабочего сброса блока памяти подсоединен к выходу элемента

ИЛИ, блокировочный вход блока памяти соединен с выходом элемента И-ИЛИ, выходы блока памяти соединены с входаяи блока отображения информации, а входы элемента ИЛИ предназначены для соединения с выходами управления коммутирующими тиристорами системы импульсно-фазового управления.

1249644

gug4

Тираж 612 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113Q35, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Редактор Н. Тупица

Заказ 4336/56

Составитель О. Мещерякова

Техред М.Ходанич Корректор И, Эрдейи