Устройство для определения стационарности случайного процесса

 

Изобретение относится к специализированным вычислительным средствам экспресс-анализа случайных процессов с произвольным законом распределения и предназначено для определения интервалов стационарности в общем потоке цифровой информации о состоянии контролируемой стохастической системы и получения размаховых оценок ее реакции на квазирегулярные дозированные воздействия. Цель изобретения - повышение точности определения интервалов стационарности случайного процесса произвольного объема и расширение функциональных возможностей устройства путем одновременного определения размаха (а при необходимости ) и подразмахов анализируемой скользящей выборки. Устройство содержит регистр, блоки памяти, представляющие собой стоковые запоминающие устройства схемы сравнения, комбинационный сумматор, накапливающий сумматор, управляемый генератор синхроимпульсов, счетчик, блоки постоянной памяти, двухпороговую схему сравнения, вычислительный блок с соответствующими функциональными связями. 2 ил. с (Л ьа ел

СОЮЗ СОВЕТСНИХ

СО1.1ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ц11 4 G 06 G 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3810778/24-24 (22) 06.11.84 (46) 15.08.86. Бюл. № 30 (72) Л,С. Хуршудян (53) 681.3(088.8) (56) Авторское свидетельство СССР № 1076921, кл, G 06 G 7/52, 1984.

Авторское свидетельство СССР

¹ 935983, кл. G 06 G 7/52, 1982. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СТАЦИОНАРНОСТИ СЛУЧАЙНОГО ПРОЦЕССА (57) Изобретение относится к специализированным вычислительным средствам экспресс-анализа случайных процессов с произвольным законом распределения и предназначено для определения интервалов стационарности в общем потоке цифровой информации о состоянии контролируемой стохастической системы и получения размаховых оценок

„„SU„„1251120 А1 ее реакции на квазирегулярные дозированные воздействия. Цель изобретения — повышение точности определения интервалов стационарности случайного процесса произвольного объема и расширение функциональных возможностей устройства путем одновременного определения размаха (а при необходимости) и подразмахов анализируемой скользящей выборки. Устройство содержит регистр, блоки памяти, представляющие собой стоковые запоминающие устройства схемы сравнения, комбинационный сумматор, накапливающий сумматор, управляемый генератор синхроимпульсов, счетчик, блоки постоянной памяти, двухпороговую схему сравнения, вычислительный блок с соответствующими функциональными связями. 2 ил.

1251130 ления °

Изобретение относится к специали эированным вычислительным средствам экспресс-анализа случайных процессов с произвольным законом распределения и предназначено для определения интервалов стационарности в общем потоке цифровой информации о состоянии контролируемой стохастической системы и получения размаховых оценок ее реакции на кваэирегулярные дозированные воздействия.

Цель изобретения — повышение точности определения интервалов стационарности случайного процесса произвольного объема и расширение функциональных возможностей устройства путем одновременного определения размаха (а при необходимости) и подразмахов анализируемой скользящей выборки.

На фиг. 1 изображена структурная схема предлагаемого устройства; на фиг, 2 — функциональная схема вычисУстройство для определения стационарности случайного процесса (фиг.l) содержит регистр 1, первый блок 2 памяти, представляющий собой стоковое запоминающее устройство, функционирующее либо в режиме Lifo-Last InFirst Out, либо в режиме Fifo-First

In-First Out, первую схему 3 сравнения, комбинационный сумматор 4, накапливающий сумматор 5, управляемый генератор 6 синхроимпульсов, счетчик 7, второй блок 8 памяти, функционирующий по мере необходимости соответственно в режиме Lifо и в режиме Fifo, блок 9 постоянной памяти, двухпороговую схему 10 сравнения, вторую схему 11 сравнения, вычислительный блок l2, информационный 13 и управляющий 14 входы устройства, информационные 15-1, 15-2 и 15-3 выходы устройства, информационный 16 и управляющий 17 выходы устройства, информационный выход 18 схемы ll, соединенный с вторым управляющим входом блока 12, информационный выход 19 блока 2, соединенный с одним информационным входом блока 12, информационный выход 20 регистра I, соединенный с вторым информационным входом блока

I2 и информационным входом блока 2, первый 21 и второй 22 выход генератора 6, выход 23 комбинационного сумматора 4, 5

При этом блок 12 вычислений размаха конструктивно может быть выполнен в виде коммутатора 24, преобразователя 25 прямого кода в дополнительHbiH код, накапливающего сумматора 26, элементов 27 и 28 2ИЛИ-HE-2И, триггеров 29 и 30, элемента ИЛИ 31, селектора 32 кодовых комбинаций, элемента

33 задержки, одновибратора 34, элементов ИЛИ-НЕ 35 и 36, Отсутствие указаний на режим работы первого и соответственно второго блоков памяти в режимах Fifo-First

In-First Out (первым вошел — первым вышел), или Lifo-Last In-First Out, (последним вошел — первый вышел) обуславливается тем, что такие стековые ОЗУ в зависимости лишь от наперед задаваемого режима работы могут функционировать как в режиме Fifo так и в режиме Lifo либо в режиме с произвольным доступом — выборкой, В предлагаемом устройстве при реализации первой методики оценки гипотезы стационарности случайного процесса первый блок памяти функционирует

s pa H e Lifo, Тем самым обеспечивается выборка записанных в нем дискрет

Y ((М-i)T) в порядке, противоположном порядку их поступления (записи). В этом случае формирование суммы I (M) числа инверсий при каждом шаге Т дискретизации случайного процесса производится по следующему рекуррент-. ному соотношению:

I fMj==P-. ((M i)T)+h(Y j(M )т) =о

I I(M)T3, где

1 ((м-i)T)=7 h(Y ((М-I)т), Д =!

Y f(M-g ) тЯ (2) хранимое во втором блоке памяти парциальное число инверсий, подсчи танное за (i-l), предыдущих шагов Т дискретизации (т.е. за (i-1) предыдущих циклов оценки гипотезы Н ) для каждого фиксируемого i-го (0 i M-1 ) члена Y j(M-1 ) т) скользящей выборки по отношению ко всем остальным поступившим после него (М-g)-м (1<,1<1) зафиксированным диск. ретам У ((М-,))т, где М вЂ” ограничиваемый разрядной сеткой устройства максимальный объем скользящей выборки, à h(r ((М-i), т), r((М-,))т)3 =

12511

1, Y((M-i)T) Y ((М-,j ),Т)

О, Y ((M-i)T)» Y ((M-j ),T). (3) I"(М)= Х (i,т)+Ь fY P.,T), т(М,Т), (4),где

При реализации второй методики оценки гипотезы стационарности Н т.е. в случае, когда первый и соот- 5 ветственно второй блоки памяти функционируют в режиме Fifo, формирование суммы I (И числа инверсий при каждом шаге дискретизации случайного процесса производится уже по следующему рекуррентному соотношению:

20 4 каждом и-м такте (I n= 1- l ) обработки информации выставляется число:

Н ji, T)=- (1,-)+!i" (: ji,т), (!1,Т)) (7)

Тогда в соответствии с апределени— ем с +Pi,T) по отношениям (5) и (6) минимальным значением в анализируемой скользящей выборке обладает та дискрета Уti Tj, у первой из которых при подсчете по соотношению (4) значение ,% г. и р,Т =О. В то же время согласно этому же определению (i Т) по соотношениям (5} и (6) максимальным значением в анализируемой скользящей выборке обладает та дискрета Y(i,Tj у первой из которых при соответствующем и-м такте подсчета IjI) no соотношению (4) значение Н(,Т) удовлетворяет уже условию хранимое во втором блоке 8 памяти парциальное число инверсий, подсчитанное за (М-1-i) предыдущих шагов дискретизации Т для каждого фиксируемого i-го (l i= Ì-1) члена Yti,Т) скользящей выборки по отношению ко всем остальным поступившим после него j-м (i+1»,1»М-2) зафиксированным дискретам YD,T), причем

1 ((,т), (,Т) =

»

1, Li,T1> b,T) 30

О,Y(i,Т)=УГД T) (6

Таким обрзом, в первом из рассматриваемых режимов функционирования предлагаемого устройства при подсчете суммы числа. инверсий по соотношению (1) в течение одного полного цикла оценки гипотезы Н, на выходе накапливающего сумматора 5 последовательно после каждого п-ro (! n»M-1) такта обработки информации выставля- 40 ется значение текущей суммы инверсий

I(n) для поступившего последним (и+1)-го члена анализируемой выборки. Благодаря этому при первом, близ-, ком к прототипу, режиме функциониро-,45 вания предлагаемым устройством обеспечивается возможность классификации процесса по тесту стационарности как для всего максимального . объема

М скользящей выборки, так и одновре- 50 менно для любых вложенных в него интервалов L»M, Во .втором режиме функционирования предлагаемого устройства при подсчете суммы числа инверсий уже по соотноше-55 нию (4) в течение каждого цикла оценки гипотезы Н на выходе комбинационного сумматора 4 последовательно при

Н ll, Т) ="-n.,, (8)

В результате параллельно с подсчетом суммы числа инверсий по соотношению (4) предлагаемым устройством обеспечивается выявление минимаксных значений анализируемой скользящей выборки, по которым блоком вычисления определяется значение ее размаха.

При этом, если возникает такая ситуация, при которой ни одна из дискрет

У(i,T) не удовлетворяет условию

Н (†- i,T)=0 или Н (i T) =it-и то предлагаемым устройством в качестве соответствующего (недостающего ) экстремального" значения скользящей выборки принимается поступившее последним значение дискреты У(М,Т!.

Устройство при реализации первой методики определения стационарности случайного процесса работает следующйм образом.

Последовательность двоично-кодированных сигналов (слов), характеризующих в дискретные i-ые моменты времени реализацию исследуемого случайного процесса Y !(М-1)Т); с информационного входа 13 устройства поступа-„ ет на приемный регистр l. При этом каждьлй раз соответствующему сигналу, поступающему на управляющий вход 14 устройства, управляемый генератор 6 вырабатывает на своем первом выходе

21 импульс "1", .посредством котороFo каждый раз выполняются следующие четыре операции.

Производится перезапись в первый стековый блок 2 памяти значения йредыдущей дискреты 7((М-I)T) анализируемого процесса, которое до момента поступления "последней" диск)25)120 реты Y !(М)Т рассматриваемой ниже скользящей выборки хранилось в регистре ). Тем самым при указанной перезаписи цифрового кода У )(М-))TJ в первый стековый блок 2 памяти из последчего автоматически считывается (выбрасывается) ранее записанное в нем предшествующее отсчету Y((M)T) на (М+1) шагов дискретизации Т соот- !О ветствующее значение исследуемого случайного процесса, Производится запись в приемный регистр 1 послецней поступившей дискреты Y ((M)Tj и тем самым осуществляется стирание хранившегося в регистре 1 двоичного кода предыдущей дискреты У)(М-))Т), процесс перезаписи которого s блок 2 памяти был рассмотрен, 20

Зтим же импульсом "1" блокируется комбинационный сумматор 4, нулевой (в этом случае) код с выхода которого записывается во второй стековый блок 8 памяти с помощью этого же пос. 25 тупающего также на первый угравляющий вход второго блока 8 памяти импульса "1" (точнее по срезу — заднему. фронту импульса "1"). В резуль. тате такого очищения соответствующей строки второго стекового блока 8 памяти из него автоматически выталкивается (выбрасывается) пар-. циальное число инверсий Г (3), ранее подсчитанное для предшествующего от35 счету У ((М)Т) на (М+)) шагов дискретизации соответствующей дискреты исследуемого случайного процесса.

Производится очищение накапливающего сумматора 5, обнуляющее выставленное на его информационном выходе двоично-кодированное значение суммы числа инверсий, которое было подсчитано в предыдущем цикле оценки гипотезы стационарности Н для скользящей о выборки. Одновременно с этим указанным импульсом 1 производится также обнуление счетчика 7.

После этого управляемый генератор 6 синхроимпульсов на втором выходе 22 вырабатывает цуг из (М-1) тактовых импульсов, после каждого из которых (т,е. тактового импульса) на информационном выходе накапливающего сумматора 5 выставляется в соответствии с соотношением (1) значение текущей суммы инверсий для поступившего последним (п+1)-го (1<п4М-1) члена анализируемой скользящей выборки.

Так, после первого из (М-1)-го тактового импульса производятся следуюшие операции, В течение времени действия этого тактового импульса первым блоком 2 памяти, функционирующим в режиме

iio (последним вошел — первым вышел) на первый информационный вход первой схемы 3 сравнения выставляется значение дискреты У.)(М-))Tj. Б то же время на втором входе схемы 3 сравнения в течение всего рассматриваемого цикла оценки гипотезы Н, (с выхода регистра )) постоянно поддерживается цифровое значение поступившей последней в анализируемой выборке дискреты

Y)(М-1)TJ, (О= i- Ì-1). При этом схема 3 сравнения сформирует на своем информационном выходе уровень !" в случае, если в соответствии с условием (3) значение дискреты у ((М )) T) Ó((М)Т), и уровень "0, если

У ((1!-1), Tj = У (М) Т).

Результирующии сигнал рассмотренного сопоставления поступает на первый информационный вход комбинационного сумматора 4. При этом на второй информационный вход комбинационного сумматора 4 в течение действия этого же тактового импульса вторым блоком 8 памяти, также функционирующим в режж е ЫГо, выставляетея парциальное число инверсий 7 )(М-l),TJ подсчитанное в соответствии с соотношением (2) для дискреты Y )(M 1),Т). В данном случае, т.е. каждый раз при первом тактовом импульсе, это парциальное число )(М-l),Т) для поступившей предпоследней дискреты У)(М-!)Т) всегда равно нулю Т ((М-))Т)=0, что, как показано выше, перед началом каж дого цикла оценки гипотезы Н, автоматически обеспечивается посредством вырабатываемого управляемого генератором 6 командного импульса на своем первом выходе 21. Вследствие этого (ь !(М-l),TJ=0) при первом такте формирования суммы инверсий для анализируемой выборки комбинационным суь)матором 4 на своем информационном выходе выставляется код числа Н

)(М-l)T) =h(Y ((М-))Т1, У(М.ТЯ, который поступает на информационный вход накапливающего сумматора 5 и одно1251120 временно на информационный вход второго блока 8 памяти.

Далее по срезу (заднему фронту) этого же тактового импульса проиэво—

1(М-1)Т).

Вторым блоком 8 памяти осуществляется параллельный сдвиг назад (режим Lifo) во всех хранимых в нем двоично-кодированных слов (парциальHblx чисел инверсий 1, f(M — i ) T); (0 - «25

< М вЂ” 1 ) . Иначе говоря, в разрядную строку блока 8 памяти, в которой ранее хранился нулевой код парциального числа 7 f(M-1)Т), переписывается уже код парциального числа с1(1Л-2)Т)

30 в разрядную строку, в которой ранее хранился код парциального числа ((М-2)Т), переписывается код парциального числа с f(M-З)Т), и т.д. и,наконец, в освободившуюся таким образом разрядную строку, в которой ранее хранился код парциального числа (1,Т), записывается код числа Н f(M-1)T), поданный на информационный вход этого блока 8 памяти

40 с выхода комбинационного сумматора

4. Тем самым вторым блоком 8 памяти подготовлено уже парциальное число инверсий ь ((M-2),T) для его подачи во втором такте формирования суммы инверсий (по соотношению (1)) на первый информационный вход комбинационного сумматора 4. В то же время записью числа Н1(М-1)Т)в освободившуюся разрядную строку второго блока 8 памяти продолжается циклический процесс дальнейшего формирования последовательности парциальных, чисел инверсий для уже последующих циклов оценки гипотезы Но по скользящей выборке.

Одновременно по срезу первого тактового импульса первым блоком 2 памяти осуществляется параллельный

45 дятся следующие операции, Накапливающим сумматором 5принимается поступивший код числа Н j(M-1)

T) и поскольку, как показано выше, каждый раэ к моменту начала очередно- 10 го цикла оценки гипотезы Н посредсто вом указанного командного импульса с первого выхода 2) управляемого генератора 6 обеспечивается автоматическое очищение памяти накапливаю-. 15 щего сумматора 5, он на своем выходе, т.е. информационном входе схемы 10, выставляет это же число Н сдвиг назад {T. Го) всех хранимых в нем двоично-кодированных слов (значений дискрет Y P(M-i) :); 0= i=

«М-1). Иначе говоря, в разрядную строку, в которой ранее хранился код дискреты Y j(11-1)Т), переписывается уже код дискреты Y1(М-2)T), в разрядную строку, в которой ранее хранился код дискреты Y f(M-2)Т), переписывается код дискреты У ((М-3) Т), и т,д., и, наконец, в освободившуюся таким образом разрядную строку, в которой ранее хранился код дискреты Y (l TJ. записывается только-что проанализированный код дискреты У ({ Л-1)Т1. Тем самым, первым блоком 2 памяти подготовлен уже код дискреты У 1(1Л-2)Т) для его подачи на первый информационный вход первой схемы 3 сравнения во втором такте формирования суммы инверсий по соотношению (1). В то же время перезаписью кода дискреты У1(М-1),Т) в освободившуюся разрядную строку начинается процесс циклического обращения в первом блоке 2 памяти отсчетов анализируемой выборки, которые окончательно после последнего (М вЂ” 1) — го тактового импульса вновь занимают в блоке 2 памяти свои исходные позиции, По срезу этого же тактового импульса измеряется на единицу отсчетный код счетчика 7, который (код) поступает на адресные входы блока 9 постоянной памяти и обуславливает вывод на его информационный выход содержимого соответствующей разрядной строки блока 9 постоянной памяти.

При этом содержимым каждой из разрядных строк блока 9 постоянной памяти являются ц Ырокодовые значения двух чисел С,— /2(п) и С K7Z (п) с наперед заданной -процентной ошибкой первого рода классфикации процесса по тесту стационарности, определяющие нижнее и соответственно верхнее пороговое (критические) значения для суммы числа IjhJ инверсий членов выборки объема =n+T

Таким образом, при каждом цикле оценки гипотезы стационарности Нд по скользящей выборке, начиная с некоторого h -го тактового импульса

Ф (1 Ь йМ-1), отвечающего конкретным особенностям исследуемого процесса, блоком 9 постоянной памяти подаются соответствующие значения С -к7 (п) 1251120!

О и С„,г. (и) »а вход зада»ия уставок

I. двухпороговай схемы 10 сравнения.

Тем самым, путем последовательной оценки двухпароговай схемой 10 сравнения цифрового сигнала с информационного выхода накапливающего сумматора

5 предлагаемым устройством при каждом цикле классификации процесса в соответствии с тестом стационарности для всего максимального объема М 10 скользящей выборки одновременно обеспечивается возможность его классификации -акже »а любой меньшей длине выборки L=(n+l) М. При этом в случае невыполнения одного из неравенств: 15

С, (п) T(n) или Т(п))С,„, (и), (8) на выходе 15-1 или соответственно

Ф выходе 15-3 указанной схемы 10, выставляется "1", определяющая наличие убывающего или соответственно возрас- 20 тающего тренда у анализируемой выборки длины (1.=п+1)М, при которой величину L констатируют по показанию счетчика 7.

Работа устройства при реализации второй методики определения стационар»ости случайного процесса заключается в следующем.

Первый 2 и второй 8 блоки памяти

30 в условиях воздействия на них тех же и в той же временной последовательности сигналов управляемого генератора 6 синхроимпульсов, что и при первом алгоритме работы устройства, функционирует уже в режиме Fifo (первым вошел — первым вышел). Соответственно формирование суммы числа инверсий членов анализируемой скользящей выборки объема М в условиях выполнения всеми остальными конструктивными блоками устройства тех же функций и под воздействием тех же сигналов управляемого генератора 6 синхроимпульсов, что и при первом алгоритме работы, производится уже по рекуррентным соотношениям (4), (5) и (6). В этом случае уже не проВодится классификация процесса по тесту стационарности на интервалах

L,Bëoæåííûõ в наперед ограничиваемый максимальный объем М скользящей

Выборки. Соответственно требуемая емкость блока 9 постоянной памяти сужается уже да одной разрядной строки, содержимым которой являются чис- ->5 ла C,„; (М) H Ñ«, (М), которые при наличии соответствующего дВаичнОГО кода на выходе адресного счетчика 7 выставляются на вход задания уставок порогов двухпораговай схемы 10 срав»ения уже лишь по окончании процесса формирования суммы Х(М) числа инверсий для всех фиксируемых членов анализируемой скользящей выборки.

Предлагаемое устройство в этих условиях наряду с определением стационарности случайного процесса при скользящей выборке наблюденных его дискрет дополнительно определяет их минимальные значения и вычисляет размах скользящей выборки следующим образом.

При каждом шаге формирования по соотношению (4) суммы числа инвер"сий членов анализируемой выборки, т.е. в течение действия каждого n-ro (1 п !1-1) тактового импульса на втором выходе 22 генератора 6, вычисленное комбинационным сумматором 4 по соотношению (7) число

Н E i, T j = - (i, T j+n (Y ti, T), Г (и, Т) поступает на первый информационный

-вход второй схемы 11 сравнения. При этом на втором информационном входе схемы 11 сравнения "присутствует" двоичный код счетчика 7, функционирующего в режиме вычитания, т.е, в режиме потактного уменьшения на единицу начального кода счетчика, авто.матическая установка которого в начале каждого цикла оценки гипотезы

Но обеспечивается с помощью командного импульса с выхода 21 генератора 6

У подаваемого на синхравход V установки начального кода счетчика 7. Тогда, имея в виду, что в качестве начального кода счетчика 7 используется число (М-l), где М вЂ” максимальный объем скользящей выборки, а изменение показаний счетчика 7 производится по срезу (заднему франту) тактовых импульсов с выхода 22 генератора 6, т ° е. после окончания действия этих тактовых импульсов, видно, что предпагаемым устройством таким образом обеспечиваются все условия для выявления по соотношению (8) максимального значения скользящей выборки. Так, при равенстве текущего значения Н (i Tj сигнала с выхода комбинационного сумматора 4 и текущего значения двоичного счетчика 7, т.е. при выполнении па соотношению 8 равенства Н ti,T) =

М-п, вторая схема 11 сравнения формирует на своем информационном выходе

18 "1"

1251120

40

50

Указанный сигнал "1" поступая на третий управляющий вход 18 блока

12 (фиг. 2), с выхода элемента 28, отпирает по второму адресному входу коммутатор 24. Тогда цифровой код дискреты У (i T), у первой из коИц у торых было выявлено выполнение условия (8), с информационного входа 19 блока 12 вычисления размаха пропускается на первый выход коммутатора

24, непосредственно соед.ненный с выходом элемента ИЛИ 31. В результате код максимального значения

У д„ ti,T) поступает на информационный вход накапливающего сумматора

26, который и запоминает значение

Y>+>(i Т1 B MOMPHT OKOHMBHHH действия текущего тактового импульса, поступающего с второго выхода 22 генератора 6 синхроимпульсов на соответствующий вход элемента ИЛИ-НЕ 36 блока 12, Одновременно с этим указанный импульс "1" с выхода 18 схемы 11 поступает на информационный вход триггера 30, функционирующего в режиме защелки" "1". Благодаря этому в начальный момент (т.е. по переднему фронту) выработки на выходе 22 генератора 6 следующего (П+1)-ro тактового импульса, последний, инвертируясь элементом ИЛИ вЂ  36 в блоке !2 "защелкивает" триггер 30 в состояние "1", кОторое (за счет выполнения этого триггера на основе IK-триггера при

К=О) сохраняется до полного оконча- 35 ния текущего цикла оценки гипотезы Но.

Аналогично, когда на выходе 23 комбинационного сумматора 4 текущее значение числа Н ti,T имеет нулевое значение, т,е. в анализируемой выборке выявлена дискрета У,„;„ (,Т), элементом И-HE 35 в блоке 12 формируется 1", которая через элемент

27 обеспечивает пропускание коммутатором 24 значения Y ;„ ti T) на вход преобразователя 25. Последний осуществляет преобразование прямого двоичного кода числа Y«„ (i T) в дополнительный двоичный код. Благодаря этому, независимо от того, в какой последовательности в анализируемой выборке выявлены "уменьшаемое"

Y ц „ (i T) и вычитаемое У ; ti T), накапливающим сумматором 26 обеспечивается корректное в наперед заданном масштабе вычисление размаха

Y (1,Т1-Х,„ (!1,T) анализируемой скользящей выборки.

Когда в течение (М-1)-го шага фор. мирования по соотношению (4) не выяв. лено I (z T) или Т . jz Tj то в блок 12 вычисления с выхода 20 регистра 1 передается дискрета Y111,Т1, что обусловлено тем, что как только показания адресного счетчика 7 уменьшаются на величину (M-l), в блоке 12 селектором 32 кодовых комбинаций, представляющим собой, в частности, элемент ИЛИ-HF. формируется "1". В результате через время, определяемое элементом 33 задержки, одновибратором 34 вырабатывается M-й тактовый импульс "1", который поступает на управляющий вход коммутатора 24.

Одновременно этот же импульс "1" поступает на соответствующие информационные входы элементов 27 и 28 °

При этом в зависимости от того, какой из этих элементов 27 и 28 не будет заблокирован к этому моменту соответствующим триггером 29 и 30, указанный импульс "l" поступает на соответствующий адресный вход коммутатора 24 и обуславливает передачу значения дискреты У(М,Tj в накапливающий сумматор 26 либо в прямом коде, либо соответственно в дополнительном коде, т.е. в качестве вычитаемого.

Формула изобретения

Устройство для определения стационарности случайного процесса, содержащее двухпороговую схему сравнения, выходы "Больше", "Равно", "Меньше" которой являются группой выходов минимаксных отклонений исследуемого процесса устройства, управляемый генератор синхроимпульсов, вход которого является входом пуска устройства, выход логической единицы управляемого генератора синхроимпульсов соединен с входом управления записи первого блока памяти и синхровходом регистра, информационный вход которого является информационным входом устройства, тактовый выход управляемого генератора синхроимпульсов подключен к счетному входу адресного счетчика и синхровходу первого блока памяти, выход которого соединен с первым информационным входом первой схемы сравнения, второй информационный вход которой объединен с информационным входом первого

14

13 блока памяти и подключен к выходу регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и расширения функциональных возможностей путем одновременного определения размаха скользящей выборки, оно содержит второй блок памяти, ком бинационный сумматор, вторую схему сравнения, блок вычисления размаха, блок постоянной памяти, накапливающий сумматор, выход которого подключен к информационному входу двухпороговой схемы сравнения, вход задания порога которой соединен с выходом блока постоянной памяти, адресный вход которого и первый информаг ционный вход второй схемы сравнения объединены и подключены к выходу адресного счетчика, первый информационный вход комбинационного сумматора подключен к выходу первой схемы сравнения, второй информационный вход соединен с выходом второго блока памяти, а выход комбинационного сумматора подключен к информационному входу второго блока памяти, к второму информационному входу второй схемы сравнения и информационному входу накапливающего сумматора, вход сброса которого объединен с входом блокировки комбинационного сумматора, с входом управления записью. второго блока памяти и подключен к выходу логической единицы управляемого генератора синхроимпульсов, тактовый выход которого соединен с синхровходом второго блока памяти и синхровходом накапливающего сумматора, при этом блок вычисления размаха состоит из коммутатора, первого и второго эле-. ментов 2ИЛИ-НЕ-2И, двух элементов

ИЛИ-НЕ, элемента ИЛИ, первого и второго триггеров, накапливающего сумматора, преобразователя прямого кода в дополнительный код и цепочки последовательно соединенных селектора кодовых комбинаций, элемента задержки и одновибратора, выход которого соединен с первым входом первого элемента ИЛИ-НЕ, с первыми информационными входами первого и второго элементов 2ИЛИ-НЕ-2И и управляющим

5 входом коммутатора, первый и второй адресные входы которого подключены к выходам первого и второго элементов 2ИЛИ-НЕ-2И, а первый и второй выходы коммутатора, первый непосредственно, а второй — через преобразователь прямого кода в дополнительный код подключены соответственно к первому и второму входам элемента ИЛИ, выход которого соединен с информационнным входом накапливающего сумматора блока вычисления разма. ха, выход которого является выходом значения размаха скользящей выборки устройства, синхровход накапливающего сумматора блока вычисления размаха объединен с синхровходами пер вого и второго триггеров и подключен к инверсному выходу первого элемента ИЛИ-НЕ, а вход сброса накапливающего сумматора соединен с В-входами первого и второго триггеров и с входом сброса накапливающего сумматора устройства, синхровход которого объединен с вторым входом первого элемента ИЛИ-НЕ, вход селектора кодовых комбинаций соединен с адресным входом блока постоянной памяти, выходы первого и второго триггеров подключены к входам Запрет coI1 1l

З ответственно первого и второго элементов 2ИЛИ-НЕ-2И, вторые информационные входы которых попарно объединены с входами первого и второго триггеров и подключены соответстщ венно к инверсному выходу второго элемента ИЛИ-НЕ и к выходу второй схемы сравнения, первый и второй информационный входы коммутатора подключены к выходам соответственно первого блока памяти и регистра, а вход второго элемента ИЛИ-НЕ соединен с выходом комбинационного сумматора устройства.

ВНИИПИ Заказ 4414/48 Òèðàæ 671 Подписное

Произв-полигр. пр-тие, г. Улсгород, ул. Проектная, 4