Устройство для умножения
Изобретение относится к вычислительной технике и может быть использовано в составе многопроцессорных вычислительных систем как быстродействующее многофункциональное вычислительное устройство для вычисления произведения трех или двух переменных, квадрата или куба числа, а также произведения квадрата числа на произвольный код. Целью изобретения является расширение функциональных возможностей за счет возможностей вычисления функций , и X. Устройство содержит матри- . цу из (4п-1) сумматоров, сумматор, три входные шины устройства и выходную шину устройства. В предлагаемом устройстве за время, равное длительности переходного процесса, в схеме вычисляется произведение трех п-разрядных чисел, а также как частный случай вычисляется произведение двух чисел и квадрат, произвольного числа и дополнительно вычисляются куб произвольного числа и произведения квадрата на произвольную переменную . 1 ил. , Q (Л to СП ю а
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (5g 4 G.06 F 7/52
>CF, ОУ17„, ТЗ,„
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3834266/24-24 (22) 02.01.85 (46) 15.08.86. Вюл. 1"- 30 (71) Институт проблем моделирования в энергетике АН УССР и Киевский ордена Трудового Красного Знамени институт инженеров гражданской авиации им, 60-летия СССР (72) А. h. С" àñþê, Ф. Е. Лисник и 10. П. Подковко (53) 68!.325(088.8) (56) Авторское свидетельство СССР
N - 1024908, кл. G 06 F 7/52, 1981.
Авторское свидетельство СССР
Р 920711, кл. G Об F 7/52, l979. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в составе многопроцессорных вычислительных систем как быстродействующее многофункциональное
„„SU„„1251126 А1 вычислительное устройство для вычисления произведения трех или двух переменных, квадрата или куба числа, а также произведения квадрата числа на произвольный код. Целью изобретения является расширение функциональных возможностей за счет воэможностей вычисления функций у=х, y=azx
= z и y=z х, Устройство содержит матрицу из (4n-1) сумматоров, сумматор, три входные шины устройства и выходную шину устройства. В предлагаемом устройстве эа время, равное длительности переходного процесса, в схеме вычисляется произведение трех и-pasрядных чисел, а также как частный случай вычисляется произведение двух чисел и квадрат. произвольного числа и дополнительно вычисляются куб произвольного числа и произведения квадрата на произвольную переменную. 1 ил.
1251 126
v ч v v чу<1v - ч ч(1» 1) ()
9=сак=аК Х+2цХ ч() — разрядная матрица, представляющая собой разрядное изображение числа <а при n=4,;
w (j;-1) Х с7 (1,)
z — разрядные матрицы, представляющие собой разрядное изображение числа z х при
i=4.
Ч v (i1 v -1 ч Р (1,- v < j )
Запишем слагаемые и Z Х i2 ЯХ Z в выражении (2) как
Изобретение относится к вычислительной технике и может быть использовано в составе многопроцессорных вычислительных систем как быстродействующее многофункциональное вычислительное устройство для вычисления произведения трех или двух переменных, квадрата или куба числа, а так же произведения квадратного числа на произвольный код.
Целью изобретения является расширение функциональных возможностей за счет возможности вычисления функэ ций y=x,. y=olzx и у=г х.
На чертеже представлена схема устройства для умножения трех переменных для случая, когда перемножаемые числа содержат п=4 разрядов. разрядные векторы, представляющие
Устройство (фиг. 1) содержит сумматоры 1, матрицу 2, первую 3 и вторую 4 входные шины устройства, выход. ную шину 5 устройства, шину 6 значения логической единицы устройства, третью входную шину 7 устройства и шину 8 значения логического нуля устройства.
Устройство для умножения представляет собой однородный параллельный умножитель трех переменных, реализующий операцию вида
=PLZX ю (1) и работает следующим образом.
Представим выражение (1) в разрядной форме (1) как собой разрядное изображение чисел х,z, 12511?6 7 с7(1) -2 1 -Зч 2 -Ф < 3 -(0+1)
Q.Z Х=2 G1X+2 CgX+2 С(Х+" +2 QgX
-1чч(И) v(t,) -Зб, 2 -qv, 3 -5ч, Я (П+1), г
Z (- (X Z =2 (X2Z+2 agZ+2 04,Х+."+2 CX1,Z
Выражение (3 ) является основой для формирования однородного вычисли тельного процесса вида
Ч -ЯЧ 1 1= 2 ©1
v v -gv 2
12=91+ (2 .
-1t+t)
%=9.„,+2 а„х
-2v -2v 1
2 С(1=2 QZ
-Зч -Зч -Ь ч 2
2 CX2 — — 2 С(,+2 aZ (4-)
-&1) ч -(Р1) -2t
2 С.1=2 а;-1+2 а-Z, Ь=Б 7 Ч(t,) v (1;1) < (К) для организации вычисления G Z К >О деления значения ) Q3() У, (слеи вычислительного процесса для опре- дующим образом:
3 2 -3 -3 1 Р1=2 а,, 2 С(,=2 (Х
v v 2,= 1+2 ©3+ 2 С(=2 и +2 ХХ вЂ” (1,+2) < t+1 -(t+2) (1+2) -(2i+ 1) °
3 1+ +t,+1Z, 2 <;+,=2 а;+2 С(Х,1=,n-1 (5) третьего сомнолжтеля z которые поступают на управляющие входы сумматоv
Результат вычислений с определяется путем суммирования полученных у у v векторов q = cf„+ (р „, .
Работа устройства для умножения осуществляется следующим образом.
В исходном состоянии на третью входную шину 7 устройств а подает ся значение к, которое поступает со сдвигом 2 г на вторые входы )-х 4О сумматоров 1 первой строки и со сдви-(г1i ) гом 2 на вторые входы j-x сумматоров третьей строки. На первый, второй, третий и четвертый разряды первой входной шины подаются 4 соответственно значения разрядов
1 2 3 4 х х, х и х второго сомножителя, которые поступают на управляющие входы соответственно первых, вторых, третьих и четвертых сумматоров 1 второй и третьей строк. Наконец, на первый, второй, третий и четвертый разряды второй входной шины 4 подаются соответственно значения раз4 рядов с первого по четвертый z — z ров 1 с первого по четвертый первой строки, а на управляющие входы сумматоров 1 с первого по третий четвертой строки подаются значения сог 4 ответственно Z — Z. (Каждый сумматор 1 реализует операцию суммирования при подаче на его управляющий вход "1" и пропускает информацию с первого входа на выход без изменений, если на его управляемый вход подается нулевой входной сигнал. Выполнен на ИС К155 ИПЗ). После этого в схеме устройства протекает переход" ной процесс, по окончании которого на выходах первых сумматоров первой и третьей строк по выражениям (4) и (5) вычисляются значения 2 ос, и
2 э<, которые поступают соответственно на первые входы вторых сумматоров 1 этих .же строк и на вторые входы первых сумматоров 1 второй и четвертой строк. В первых сумматорах 1 второй и четвертой строк по выражениям (4) и (5} вычисляются значения ф,,,, которые подаются на первые входы вторых сумматоров этих же строк, Далее, в это же время
125! 2б во вторых сумматорах 1 первой и третьей строк по выражениям (4) и — э„
Я) вычисляются значения 2 г
q Г
2 9
2 м 9 9 поступающие на первые входы третьих сумматоров 1 этих же строк и вторые входы вторых сумматоров 1 второй и четвертой строк, в и которых вычисляются значения Ðz и
v поступающие на первые входы сумматоров этих же строк. Б третьих сумматорах 1 первой и третьей строк сгу у7, вычисляются значения 2 ог >, 2 ж4, поступающие на первые входы четвертых сумматоров 1 этих >ке строк и на вторые входы третьих сумматоров 1 второй и четвертой строк, в которых определяются по выражениям (4) и (5) эначения9 поступающие на первые входы сумматоров 1 этих же строк. И, наконец в четвертом сумматоре I первой строки по выражению (4) вь1числяется зна-9 чение 2 о 9 которое подается на второй вход четвертого сумматора второй строки, в катаром вычисляется
v значение (p и поступает иэ ега вы4 хода на второй вход четвертого сумматора 1 четвертой строки. Б четвертом сумматоре 1 четвертой строки вычисляется конечный результат по выражению Ч =W Чг -9 = 4 Чэ 9 рый поступает на выходную шину 5 устройства.
В предлагаемом устройстве эа время, равное длительности переходного процесса в схеме, вычисляются произведение трех и-разрядных чисел, а также как частный случай произведение двух чисел и квадрат произвольного числа (функции прототипа) и даполнителbHO куб Hpоизвольного числа и произведение квадрата числа на произвольную переменную.
Кроме того, благодаря однородной логической структуре устройства, так как оно может быть выполнено на одном типе интегральных схем, например, К=155ИПЗ 155-й серии, существенно улучшены его эксплуатационные характеристики, такие как поиск неисправности, диагностика вычислений и др., а также открывается возможность изготовления его в виде одной БИС, В соответствии с изложенным9 а также благодаря возможности реализации достаточно большого набора функций у=х ; у=х; y=z x;
y=zx; y= 5. испольэовать в качестве спецпроцессора для синтеза систем управления динамическими объектами в реальном масштабе времени, например технологическими процессами в системах оперативного управления. Ф о р м у л а и э о б р е т е н и я устройство для умножения, содержащее сумматор, причем выход сумматора подключен к выходной шине устройства, вход управления суммирова"нием сумматора подключен к шине значения логической единицы устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных 9 возможностей за счет возможности вычисления функций у=х, y-=гг ях и 3 — x, в него введена матрица суммаZ 25 торов, содержащая три строки по и сумматоров .(где и — разрядность информации) и четвертую строку из и-1 сумматоров, причем j-й (где j=1, 2,...,и) разрядный вход первой входной шины устройства подключен к входам управления суммированием j-x сумматоров второй и третьей строк .матрицы сумматоров, j-й разрядный вход второй входной шины устройства подключен к входам управления сумми35 рованием j -го сумматора первой строки матрицы сумматоров и (j-1)-го сумматора четвертой строки матрицы сумматоров, выход n-ro сумматора второй строки матрицы сумматоров подключен к первому информационному входу сумматора, выход (n-1)-ro сум-, матора четвертой строки матрицы сумматоров подключен к второму входу 45 сумматора, выходы i-х сумматоров (i 1,..., и-1) первой и третьей строк матрицы сумматоров подключены со -г сдвигом 2 к первым информационным входам (i+1)-х сумматоров соответ50 ственно первой и третьей строк матрицы сумматоров, выход 1-го сумматора второй строки матрицы сумматоров подключен к первому информационному входу (i+1)-ro сумматора второй строки матрицы сумматоров, первые иифор55, мационные входы первых сумматоров первой9 второй9 третьеЙ и четвертой строк матрицы сумматоров подключены к шине значения логического нуля 1251 Составитель С, Силаев Техред O.Сопко Корректор Е. Сирохман Редактор К, Волощук Заказ 4414/48 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 7 устройства, второй информационный вход j-ro сумматора второй строки матрицы сумматоров подключен к выходу j-ro сумматора первой строки матрицы сумматоров, второй информационный вход i-го сумматора четвертой строки матрицы сумматоров подключен к выходу iso сумматора третьей строки матрицы сумматоров, второй информа126 8 ционный вход j-ro сумматора первой строки матрицы сумматоров подключен со сдвигом на 2 1 разрядов к третьей входной шине устройства, второй информационный вход j го сумматора третьей строки матрицы сумматоров подключен со сдвигом на 2 " разрядов к третьей входной шине устройства,