Устройство для последовательного выделения единиц из двоичного кода

 

Изобретение относится к вычислительной технике и может быть использовано в схемах приоритета, в ;- системах аппаратного контроля средств вычислительной техники. Целью изобретения является повышение быстродействия при выделении единиц на двоичного р-кода Фибоначчи. Устройство для последовательного выделения единиц из двоичного кода содержит основной регистр, выполненный на триггерах , группу элементов И, элемент И, элемент ИЛИ. Новым в устройстве является введение вспомогательного регистра и новых связей между элементами устройства. Повышается быстродействие устройства в (p+l) раз при выделении единиц из двоичного р-кода Фибоначчи за счет уменьшения числа обращений к регистрам. 1 ил. г (Л U 0 :л

ИХЕ СОЕЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (191 (11) (11 4 С 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3820152/24-24 (22) 13. 11. 84 (46) 23.08.86.Бюл. У 31 (71) Научно-производственное объединение космических исследований при

АН АЗССР (72) Ф.А.Мамедов и И.З.Животовский (53) 681. 325 (088. 8) (56) Авторское свидетельство СССР

Ф 425177, кл. G 06 F 9/46, 1972.

Авторское свидетельство СССР

lt 109 1164 кл . G 06 F 9/46, 1983 (54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЫДЕЛЕНИЯ ЕДИНИЦ ИЗ ДВОИЧНОГО КОДА (57) Изобретение относится к вычислительной технике и может быть использовано в схемах приоритета, в системах аппаратного контроля средств вычислительной техники. Целью изобретения является повышение быстродействия при выделении единиц иэ двоичного р-кода Фибоначчи ° Устройство для последовательного выделения единиц иэ двоичного кода содержит основной регистр, выполненньФ на триггерах, группу элементов И, элемент

И, элемент ИЛИ. Новым в устройстве является введение вспомогательного регистра и новых связей мепду элементами устройства. Повьппается быстродействие устройства в (р+1) раэ при выделении единиц из двоичного р-кода

Фнбоначчи эа счет уменьшения числа обращений к регистрам. 1 ил.

12527

50

Изобретение относится к вычисли" тельной технике и может быть использовано в устройствах приоритета систем, работающих в двоичной фибоначчиевой системе исчисления. 5

Цель изобретения. — повышение быс1" родействия лри выделении единиц из двоичноro p †ко Фибоначчи.

Быстродействие устройства в (р+1) раз при выделении единиц из двоично- 10 го р -кода Фибоначчи повышается эа счет уменьшения числа обращений к регистрам.

На чертеже приведена функциональная схема устройства. 15

Устройство для последовательного выделения единиц из двоичного кода содержит основной регистр, выполненный на триггерах 1, — 1<, группу элементов И 2, — 2„, вспомогательный ре- 20 гистр, выполненный на триггерах 3 —

3, элемент ИЛИ 4, элемент И 5, информационные входы 6, — 6, вход 7 установки, информационные выходы 8 —

8„ и тактовый вход 9.

Рассмотрим работу устройства для случая р=1.

В исходное (нулевое) состояние все триггеры 3 — 3 вспомогательнои

30 го регистра устанавливаются подачей на их входы "Сброс" импульса по входу 7 установки устройства. Этот же импульс, поступая на входы синхронизации всех триггеров l< — 1 основного регистра, устанавливает в них состояние, соответствующее коду, подаваемому на информационные входы

6< — 6„ устройства. Если хотя бы в од=. ном разряде анализируемого кода, записанного в основной регистр содержится единица, то она через элемент

ИЛИ 4 поступает на второй вход элемента И 5, тем самым разрешает прохождение тактовых импульсов, поступающих по тактовому входу 9 устройства.

Известно, что любой р -код Фибоначчи, представленный в двоичной форме, после каждой единицы содержит не менее р -нулей.

Допустим, что в основном регистре содержится код с максимальным количеством единиц, например 1010 (я. 4).

Так как в первом разряде содержится единица, то тактовый сигнал с выхода 55 элемента И 5 поступает на второй вход элементов И 2, — 2 группы. В результате этого на выходе элемента

79 2

И 2 группы появляется единичный сигнал (все остальные элементы И 2 группы заперты сигналамк с соответст" вующих выходов основного и вспомогательного регистров), который появляется на информационном выходе 8 устройства. Одновременно этот же сигнал, поступая на вход сброса (вход

R ) триггера 1 основного регистра, переводит его в нулевое состояние.

Таким образом, выделяется первая единица из двоичного кода. Одновременно сигнал с выхода элемента И 2 группы поступает на единичный вход триггера 3 вспомогательного регистра, устанавливая его в единичное состояние. Сигнал "Логический 0" с инверсного выхода триггера 3! вспомогательного регистра поступает на третий вход элемента И 2 группы и запрещает опрос второго разряда двоичного кода, I

Сигнал "Логическая 1" с прямого выхода триггера 31 поступает на четвертый вход элемента И 2з группы.

Поэтому во втором такте будет опрашиваться уже третий разряд основного регистра. Так как в этом разряде содержится единица, то после поступления тактового импульса, на информационном выходе 8 устройства поя" вится единица, которая установит в нулевое состояние третий триггер 1> основного регистра и в единичное состояние третий триггер 3> вспомогательного регистра. Сигнал "Логический 0" с инверсного выхода триггера 3 вспомогательного регистра запрещает опрос следующего четвертого разряда основного регистра. Таким образом, после второго, тактового импульса триггеры 1, — 1 основного регистра обнулены, что свидетельствует об окончании процесса последовательного выделения единиц из двоичного р-кода Фибоначчи. При этом сигнал

"Логический 0" на выходе элемента

ИЛИ 4 блокирует элемент И 5 для прохождения тактовых импульсов. После этого в устройство по информационным входам 6 — 6 принимается следующий код.

Формула изобретения

Устройство для последовательного выделения единиц иэ двоичного кода, содержащее основной регистр, прямые выходы разрядов которого соединены

12 с первыми входами одноименных элементов И группы, выходы которых являются выходами устройства н подключены к входам сброса одноименных разрядов основного регистра, инверсные входы которых соединены с входами элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которого подключен к вторым входам элементов И группы, второй вход элемента И является тактовым входом устройства, информационные входы разрядов основного регистра являются информационными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при выделении единиц из двоичного р-ко52779 4 да Фибоначчи, в него введен вспомогательный регистр, причем выход кам- дого элемента И группы подключен к единичному входу одноименного разряда вспомогательного регистра, входы сброса которых соединены со входами синхронизации разрядов основного регистра и подключены к входу установки устройства, инверсный выход

>0 1-го (i 1 »пугде и разрядность кода) разряда вспомогательного регистра соединен с третьим входом (i +1)-ro элемента И группы, прямой выход i-го разряда вспомогательного

15 регистра подключен к четвертому входу i+(p+l)-го элемента И группы (рномер кода Фибоначчи, p l 2,3,...).

Составитель Г.Пономарева

Редакто В.Петраш Техре В.Кадар Кор ектор М.Помо

Заказ 4621 49 Тирам 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Ра ская наб. д. 4/5

Производственно-полиграфическое предприятие,г.умгород,ул.Проектная, 4

Устройство для последовательного выделения единиц из двоичного кода Устройство для последовательного выделения единиц из двоичного кода Устройство для последовательного выделения единиц из двоичного кода 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах,Цепь изобретения - расширение класса решаемых задач за счет преобразования прямого кода в дополнительный код числа

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в ассоциативных запоминающихустройствах, в устройствах MHKponporiiaMMHoro управления и выбора приоритета

Изобретение относится к автоматике и вычислительной технике, а точнее к приоритетной обработке данных, и предназначено для использования в мультипроцессорных системах, в локальных сетях и в системах распределенного управления

Изобретение относится к вычислительной технике и может быть использовано для организации доступа к коллективно используемому ресурсу

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к вычислительной технике и предназначено для использования в локальных вычислительных сетях с шинной топологией для управления передачей пакетов данных через общий канал

Изобретение относится к способам управления перегрузкой сообщениями элементарной программы в электронной системе коммутации

Изобретение относится к области вычислительной техники и может быть применено в системах обмена данными

Изобретение относится к отвечающей системе, то есть способной к работе в реальном масштабе времени и толерантной к ошибкам системе для обработки сигналов, с множеством блоков обработки данных, которые соединены друг с другом через блоки передачи данных

Изобретение относится к вычислительной технике и может найти применение в отказоустойчивых многопроцессорных системах для перераспределения нагрузки между процессорами во время отказов

Изобретение относится к вычислительной технике и может быть использовано в устройствах последовательно-параллельного обслуживания запросов абонентов с переменным распределением потоков информации по линиям связи
Наверх