Устройство цифровой релейной защиты

 

Изобретение относится к электротехнике , в частности к релейной защите элементов энергосистем. Цель изобретения - повышение точности и помехоустойчивости. В начале каж-- дого полуиериода в устройстве выделяются и хранятся 3,33 мс ортогональные составляютцие; в четные полупериоды синусная составляющая выделяется и хранится на выходе инте ратора 10, а косинусная составляющая - на выходе интегратора 12. В нечетные полупериоды синусная составляющая выделяется и хранится на выходе интеграа % СО Откп. 8ынл. го ел to 00 О5

СОЮЗ СОВЕТСНИК

СОЦИАЛИСТИЧЕСНИХ

Я-=СПУВ ЛИК

А1 (51) 4 kl 02 Н .3/40

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3634 142/24-07 (22) l2.08.83 (46) 23.08.86. Бюл. Ф 31 (71) Всесоюзный научно †исследовательский институт электроэнергетики (72) Я.С.Г ельйанд и В.Ш.Перельман (53) 621.316.925(088.8) (56) Патент Японии Р 55-.41105, кл. Н 02 Н 3/40, 1978.

Электронная вычислительная машина

"Электроника-60М" 15 ВМ-16.852.382,ТО.

Производственно-издательский отдел

ЦНИИ "Электроника", 1979.

Модуль аналогового ввода 15КА60/8-010. Техническое описание и инструкция по эксплуатации.ЩЦМЗ.

858.046ТО. 1979. (54) УСТРОЙСТВО ЦИФРОВОЙ РЕЛЕЙНОЙ

ЗАЩИТЫ (57) Изобретение относится к электротехнике, в частности к релейной защите элементов энергосистем. 1 ель изобретения — повышение точности и помехоустойчивости. В начале каждого полупериода в устройстве выделяются и хранятся 3,33 мс ортогональные составляющие; в четные полупериоды синусная составляющая вьделяется и хранится на выходе интегратора 10, а косинусная составляющая — íà Bblxo де интегратора 12. В нечетные полу- д

Я периоды синусная составляющая выделяется и хранится на выходе интегра1252860 тора 11, а косинусная — на выходе интегратора 13. С помощью двух пар попеременно работающих ключей 24, 25, и 26, 27 ортогональные составляющие подводятся к мультиплексору

3, который по команде блока тактовых импульсов 8 один раз в полуперч1

Изобретение относится к электротехнике и может бытb использовано для осуществления релейной защиты элементов энергосистем.

Цель изобретения — повышение точности и помехоустойчивости.

На фиг, 1 приведена функциональная схема устройства защиты; на фиг. 2 — диаграмма состояний электронных ключей; на фиг. 3 — формы ортогональных функций; на фиг ° 4 спектральная кривая, соответствующая ортогональным функциям при окне наблюдения, равном периоду; на фиг. 5 — формы кривых напряжения на выходе интеграторов, предназначенных для выделения и хранения си.нусной и касинусной составляющих; на фиг. 6 — блок-схема алгоритма функционирования устройства, Устройство (фиг. 1) содержит промежуточные трансформаторы 1 по числу входных величин, выполненные с прямым и инверсным выходами, которые подключены к входам блоков 2 формирования ортогональных составляющих, подключенных выходами к входам мультиплексора 3, на выходе которого включены последовательно соединенные аналого-цифровой преобразователь (АЦП) 4, блок 5 буферных регистров, блок 6 ввода-вывода и ЭВМ 7, блок

8 тактовых импульсов, подключенный первым выходом к управляющему входу мультиплексора 3, вторым выходом к управляющему входу АЦП 4, третьим выходом к управляющему входу блока

5 буферных регистров, четвертым выходом к управляющему входу блока

6 ввода-вывода, а пятым выходам к входу блока 9 управления, выходы которого подключены .к управляющим од подключается к аналого-цифровому преобразователю 4, а затем в цифровой форме через блок 6 ввода-вывода — в ЭВМ 7, где в соответствии с ззданной программой осуществляется обработка введенных данных. 2 з.п. ф — лы, 6 ил.

2 входам блоков 2 формирования ортогональных составляющих.

Каждый из блоков 2 формирования ортогональных составляющих содержит четыре интегратора 10 — 13 и четырнадцать управляющих ключей

14 — 27, при этом входы первого 10 и второго 11 интеграторов подключены через первый 14 и второй 15 ключи соответственно к прямому и инверсному выходам промежуточного трансформатора 1, входы третьего 12 и четвертого 13 интеграторов подключены через третий 16 и пятый 18 ключи к прямому выходу трансформатора 1, а через четвертый 17 и шестой 19 ключи к инверсному выходу трансформатора 1, ключи 20-23 с седьмого по десятый включены между входами и выходами соответствующих интеграто20 ров 10 — 13, ключи 24-27 с одиннадцатого по четырнадцатый включены на выходах соответствующих интеграторов 10 — 13 выходы одиннадцатого

24 и двенадцатого 25, а также тринад25 цатого 26 и четырнадцатого 27 ключей попарно объединены и образуют один и другой выходы блока 2.

Блок 9 управления содержит счетчик 28 импульсов, подключенный выходом к входу дешифратора 29, имеющего двенадцать выходов, которые попарно подключены к открывающим и запирающим входам ключей 14-27 в порядке

35 повышения их номеров.

Устройство работает следующим образом.

Переменные входные сигналы, преобразованные в промежуточных транс- . форматорах 1, поступают на входы интеграторов 10 — 13 в те интервалы

1252860 и,- ò A(()f,(tl, 1 а

Т

Ц = — А(),((1

55 з времени, когда электронные ключи

14 — 19 открываются. Блок 8 тактовых импульсов синхронизирован с частотой сети и работает непрерывно, выдавая прямоугольные импульсы . частотой, кратной частоте входных сигналов, например, при кратности 12 частота составляет 600 Гц. Емкость счетчика

28 импульсов выбирается равной 12, т.е. за 1 период частоты входного сигнала, например 50 Гц, на выходе счетчика 28 последовательно изменяется двоичный код чисел от 0 до 11, а в дешифраторе 29 появляется нулевой сигнал на том выходе, который соответствует этому числу. При этом соответствующие ключи, управляющие электроды которых подключены к этому выводу, открываются или запираются в зависимости от того, какой управляющий электрод подключен в данный момент.

На фиг. 2 показаны диаграммы состояния всех ключей 14 — 27, причем нулевой уровень означает проводящее

25 состояние, а единичный — закрытое состояние ключей. Из этих диаграмм можнс видеть, что.если за начало отсчета времени применять нулевое содержимое счетчика 28 импульсов, то в конце первого полупериода (через

6 импульсов) напряжения на выходах интеграторов 10 и 12 определяются ,следующими выражениями:

5Tl12

U„„„= — Я(ЦН;

1 (1)

T (12

2Т 12 6Т112

u,„„= —. f А(е)н — — „. J a 4о о 4Т 12 где знак минус учитывает подключение интегратора к инвертирующему выходу трансформатора 1. Во второй полупериод входы этих интеграторов отключены, а входные сигналы подведены к другим интеграторам 11 и 13, выход ные напряжения которых к концу этого полупериода определяются следующим 5О

11Т 112 (Ъ)

Т Т!12

8T )12 Т

1 1 1

"..ь 3 Т JA(.ldt+T A(

6T l 12 10 T (12

В следующий полупериод входы этих интеграторов отключены, но вступают в действие первые два интегратора

10 и 12 и т.д.

Две па,)ы выражений (1), (3) и (2), (4) можно представить в обобщенном виде о где временные функции f () и f, (4). задаваемые блоком 9 управления, представлены на фиг..3.

Разложение в ряд Фурье ортогональных функций (фиг. 3) дает следующие

2ГЗ результаты: основная гармоника от амплитуды, все четные, третья и кратные трем гармоники отсутствуют, все последующие нечетные гармоники (2ш-1) порядка, sa исключением кратных трем, имеют амплитуды в (2m-1) раз меньше, чем амплитуда основной гармоники. При интервале наблюдения, составляющем один период основной частоты, подача на вход устройства синусоидального сигнала основной частоты приводит к появлению на его выходе напряжении, пропорциональных ортогональным составляющим входной величины. При подаче сигналов кратных частот, меньших 5, а также постоянной составляющей выходной сигнал отсутствует, что характеризует фильтрующие свойства устройства.При подаче на вход сигналов некратных частот, а также нечетных гармоник, начиная с пятой (без кратных трем), на выходе устройства появляется напряжение, т.е. фильтрующие свойства устройства ухудшаются. Зависимость амплитуды выходного сигнала устрой- ства от частоты входного показана на фиг. 4.

Пусть входной сигнал А представ- ляет собой синусоидальную кривую, смещенную на угол V относительно начала отсчета (фиг. 5а). На фиг. 5Б и О показаны кривые напряжения соответственно на выходе интегратора

10, предназначенного для выделения и хранения синусной составляющей входного сигнала А, и на выходе интегратора 11 (для вьщеления и хранения косинусной составляющеи). К концу первого полупериода напряжение

125?86

5 на выходе интегратора 10 равно U,, а на выходе интегратора 11 — U, .В следующем .интервале времени между

6T/12-8Т/12 (продолжительностью Т/6 или 3,33 мс), пока не поступят открывающие сигналы на ключи 20 и 21 (фиг. 2), указанные напряжения U, и остаются неизменными (режим хране ния ортогональных составляющих). В момент времени 8Т/12 открываются !

О ключи 20 и 21, шунтируя конденсаторы, установленные в цепи обратной связи интеграторов 10 и 11. Напряжения на выходе этих интеграторов начинают уменьшаться по экспоненте от исходных значений Б, и U до нуля, причем параметры цепей разряда выбираются так, что за время открытого состояния ключей 20 и 21 (в интервале 8Т/12-10Т/12) напряжения на выходе интеграторов 10 и 11 успевают снизиться практически до нуля.

Во втором полупериоде работы бло ка 9 управления (показан пунктиром на фиг. 5) наступает проводящее состояние ключей 15, 18 и 19. При этом аналогично рассмотренному на выходе интегратора 11 выделяется в конце полупериода и хранится в течение

3,33 мс синусная составляющая входного сигнала, а на выходе интегратора 13 — косинусная составляющая.

Таким образом, в начале каждого полупериода в предложенном устройстве 35 вьщеляются и хранятся в течение

3,33 мс ортогональные составляющие, причем в четные полупериоды синусная составляющая вьщеляется и.хранится на выходе интегратора 10, а ко- 40 синусная составляющая — на выходе интегратора 12. Аналогично в нечет- . ные полупериоды синусная составляющая выделяется и хранится на выходе интегратора 11, а косинусная состав- 45 ляющая — на выходе интегратора 13.

С помощью двух пар попеременно . работающих ключей 24, 25 и 26, 27 (фиг. 1) указанные ортогональные составляющие подводятся к входам мультиплексора 3.

По команде от блока 8 тактовых импульсов один раз в полупериод осуществляется поочередное подключение ортогональных составляющих всех вход- 55 ных. сигналов с помощью мультиплексора 3 к АЦП 4, а затем в цифровой форме через блок 6 ввода-вывода—

0 а ввод в ЭВМ 7, где в соответствии с пр о граммой в з а висимос тн от тр ебуемых функций релейной защиты осуществляется дальнейшая обработка введенных данных, При составлении блок-схемы (фиг. 6) учитывалось взаимодействие микро-ЭВМ "Электроника-60" с модулем аналогового ввода типа 15 КА-60/8010. В данный модуль входят все указанные блоки 3- 6,мультиплексор, АЦП, буферный регистр и блок вводавывода. Пуск программы .вычисления ортогональных составляющих осуществляется один раз в полпериода промышленной частоты с помощью импульсов, появляющихся на выходе дешифратора 29. Организуется счетчик С1 на количество циклов 2 1, численно равное удвоенному числу входных величин, необходимых для реализации функций релейной защиты. Затем начинается выполнение циклической части программы.

Под управлением ЭВМ 7 через блок

6 ввода-вывода проводится подключение первого входа мультиплексора 3 и пуск АЦП 4.После завершения процесса преобразования в АЦП цифровой код аналоговой величины оказывается в блоке 5 буферного регистра. Далее выполняется вычисление ортогональной составляющей, подключенной в данный момент к мультиплексору 3 величины за период промышпенной частоты, что обеспечивается суммированием предыдущего значения эртогональной составляющей хранящегося в ячейке, (i изменяется от 0 до

2 N), и его текущего эначения,хранящегося в буферном регистре R. Носле этого содержимое буферного регистра. R e e H bi eT eHK Y,,à содержимое счетчика С1 уменьшается на единицу. На этом заканчивается вычисление и ввод в ЭВМ значения одной ортогональной составляющей, и в случае содержимого счетчика С1 > 0 осуществляется подключение следующего входа мультиплексора 3 и аналогично рассмотренному обработка следующей ортогональной составляющей.

После преобразования, вычисления и ввода всех 2 N ортогональных составляющих, когда содержимое счетчика С1 равно нулю, проводится выполнение программы релейной защиты с использованием ортогональных составляющих . Если результат выполне12 з."860

7 ния программы указывает на наличие повреждения в защищаемой зоне,то

ЭВИ 7 формирует сигнал на отключение выключателя защищаемого элемента.

Формула из обр етения

1. Устройство цифровой релейной защиты, содержащее промежуточнь|е трансформаторы по числу входных сигналов, последовательно включенные мультиплексор, аналого-цифровой преобразовагель (АЦП), блок буферных регистров, блок ввода-вывода и ЭВМ, а также блок тактовых импульсов, первый, второй, третий и четвертый выходы которого.нодключены соответственно к управляющим входам мультиплексора, .АЦП, блока буферных регистров и блока ввода-вывода, о т л ич а ю щ е е с я тем, что, с целью повьппения точности и помехоустойчивости в него введены блок управления и блок формирования ортогональных составляющих по числу входных сигна- 25 лов, а промежуточные трансформаторы выполнены с прямым и инверсным выходами, при этом пятый выход блока тактовых импульсов подключен к входу блока управления, один и другой входы каждого блока формирования ортогональных составляющих подключены к прямому и инверсному выходам соответствующего промежуточного трансформатора, выходы каждого блока формирования ортогональных составляющихЗ5 подключены к соответствующим входам мультиплексора, а управляющие входы каждого блока формирования ортогональных составляющих подключены к

40 соответствующим выходам блока управления.

2. Усч.рс йство пс и. 1, о т л нч ающе ес я тем, что блокформирования ортогонали ых составляющих содержит четыре интегратора н четырнадцать управляющих ключей, причем входы первого и второго интеграторов подключены через первый и второй ключи соответственно к прямому н инверсному выходам промежуточного трансформатора, входы третьего и четвертого интеграторов подключены через третий и пятый ключи к прямому выходу промежуточного трансформатора, а через четвертый и шестой ключи — к инверсному выходу трансформатора, ключи с седьмого по десятый включены между входами и выходами соответствующих интеграторов, а клю— чи с одиннадцатого по четырнадцатый включены на выходах соответствующих интеграторов, выходы одиннадцатого и двенадцатого, а также тринадцатого и четырнадцатого ключей попарно объединены и образуют один и другой выходы блока, а открывающие и запирающие входы всех ключей образуют управляющие входы Ьлока формирования ортогональных составляющих °

3. Устройсч во по п. 1, о т л ич а ю щ е е с я тем, что ьлок управления выполнен в виде последовательно включенных счетчика импульсов и дешифратора с двенадцатью выходами при этом вход счетчика является входом блока управления, а пары выходов дешифратора предназначены для подключения соответственно к открывающим и запирающим входам всех ключей в порядке нарастания их номеров в блоке формирования ортогональных оставляющих.

12528бО

Фиг. 3

100

12528(0

150 200

Фиг. Ф

Фиг. 5

Фиг, б

Составитель Т.Щеголькова

Редактор О.Г оловач Техред M.Коданиц Корректор И,Демчик

Заказ 4627/53 Тираж 612 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 1 3035, москва, Ж-35, Рауновская наб., д, 4 /5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектна я 4