Конвейерное операционное устройство

 

Изобретение относится к облас ; . ти вычислительной техники и предназначено для вьтолнения арифметических операций в высокопроизводительных многорегистровых вычислительных устройствах . Целью изобретения является расширение функциональных возможностей за счет выполнения операции умножения в золотых 1-кодах. Поставленная цель достигается тем, что конвейерное операционное устройство, содержащее в каждом разряде регистр, одноразрядный двоичный сумматор, шифратор промежуточных сумм, элементы ИЛИ и элементы И, дополнительно содержит второй регистр, элементы ИЛИ и элементы И с соответствующими связями . Конвейерное операционное уст- .ройство осуществляет суммирование . двоичных кодов, 1-кодов Фибоначчи, золотых 1-кодов, а также умножение золотых 1-кодов. 1 ил., 2 табл. с S (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) д1) 4 G 06 F 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3844274/24-24 (22) 16.01.85 (46) 30.08.86. Бюл. У 32 (71) Киевский ордена Ленина политехнический институт им.50-летия Великой Октябрьской социалистической революции (72) Г.М.Луцкий, Т.А.Блинова и С.В.Дрофа, (53) 681. 3 (088. 8) (56) Авторское свидетельство СССР

Ф 696452, кл. G 06 F 7/49, 1977, Авторское свидетельство СССР

Р 1137460, кл. G 06 F 7/49, 1983. (54) КОНВЕЙЕРНОЕ ОПЕРАЦИОННОЕ УСТРОЙСТВО (57) Изобретение относится к облас-. ти вычислительной техники и предназначено для выполнения арифметических операций в высокопроизводительных многорегистровых вычислительных устройствах. Целью изобретения является расширение функциональных воэможностей за счет выполнения операции умножения в "золотых" 1-кодах. Поставленная цель достигается тем, что конвейерное операционное устройство, содержащее в каждом разряде регистр, одноразрядный двоичный сумматор, шифратор промежуточных сумм, элементы

HJIH и элементы И, дополнительно содержит второй регистр, элементы ИЛИ и элементы И с соответствующими связями. Конвейерное операционное уст.ройство осуществляет суммирование двоичных кодов, 1-кодов Фибоначчи, "золотых" 1-кодов, а также умножение

"золотых" 1-кодов.- 1 ил., 2 табл.

1254470

Изобретение относится к вычислительной технике, в частности к выполнению арифметических операций в высокопроизводительных многорегистровых вычислительных устройствах.

Целью изобретения является расширение функциональных возможностей за счет выполнения операции умножения в

"золотых" 1-кодах.

На чертеже представлена функциональная схема разряда конвейера операционного устройства.

Конвейерное операционное устройство содержит 211 + 5 разрядов. Каждый разряд конвейерного операционного устройства состоит из первого ре— гистра. 1, входы первого и второго разрядов которого соединены соответственно с входами разрядов первого и второго операндов конвейера операционного устройства, входы третьего и четвертого разрядов первого регистра 1 соединены с первым и вторым входами переноса данного разряда конвейерного операционного устройства, входы пятого и шестого разрядов первого регистра 1 соединены с первым и вторым входами промежуточных сумм данного разряда конвейерного операционного устройства, вход седьмого разряда первого регистра 1 соединен с первым управляющим входом разряда конвейерного операционного устройства, входы восьмого — десятого разрядов первого регистра 1 соединены соответственно с первым — третьим входами сумм разряда конвейерного операционного устройства, вход одиннадцатого разряда первого регистра 1 соединен с вторым управляющим входом разряда конвейерного операционного устройства, вход двенадцатого разряда первого регистра 1 соединен с выходом суммы последующего седьмого по счету от данного разряда конвейерного операционного устройства, входы тринадцатого, четырнадцатого разрядов первого регистра 1 соединены соответственно с первым и вторым входами множителя разряда конвейерного операционного устройства, выходы первого и второго разрядов регистра 1 соединены соответственно с первыми входами девятого и десятого элементов И

2,3, выход третьего разряда первого регистра 1 соединен с первым входом одноразрядного двоичного сумматора

4, выход суммы которого подключен к

55 первому входу шифратора 5 промежуточных сумм и к первому входу четвертого элемента И 6, выход переноса одноразрядного двоичного сумматора

4 соединен с вторым входом шифратора

5 промежуточных сумм и с первым входом первого элемента И 7, выход которого подключен к первому входу первого элемента ИЛИ 8, выход которого соединен с первым входом переноса следующего разряда конвейерного опе-, рационного устройства, второй вход первого элемента ИЛИ 8 подключен к выходу пятого элемента И 9, первый вход которого соединен с выходом четвертого разряда первого регистра

1, пятый и шестой разряды которого соединены соответственно с третьим и четвертым входами шифратора 5 промежуточных сумм, выходы которого соединены соответственно с вторым входом переноса, с первым и вторым входами промежуточных сумм и с первым входом суммы следующего разряда конвейерного операционного устройства, прямой выход седьмого разряда первого регистра 1 соединен с вторыми входами первого, четвертого элементов И 7,6, с первым управляющим входом следующего разряда конвейерного операционного устройства, инверсный выход седьмого разряда первого регистра 1 сое,динен с вторыми входами третьего и пятого элементов И 10 9 прямой выход восьмого разряда первого регистра 1 соединен с первыми входами второго и шестого элементов И 11, 12, инверсный выход восьмого разряда первого регистра 1 соединен с первым входом седьмого элемента И 13, второй вход которого соединен с вторым входом второго элемента И 11 и подключен к прямому выходу девятого разряда первого регистра 1, инверсный выход которого соединен с вторым входом шестого элемента И 12, выход десятого разряда, первого регистра 1 соединен с вторым входом второго элемента ИЛИ 14, первый вход котброго подключен к выходу второго элемента

И 11, выход второго элемента ИЛИ 14, соединен с первым входом третьего элемента И 10, выход которого соединен с первым входом третьего элемента ИЛИ 15, второй вход которого подключен к выходу четвертого элемента

И 6, выход третьего элемента ИЛИ 15 соединен с выходом суммы данного разряда конвейерного операционного уст1254470

Таблица

ВЫХОДЫ ШИФРАТОРА

ВХОДЫ ШИФРАТОРА

Разряды промежуточной суммы

Сумма и перенос одноразрядного сумматора

x-i

8-, P

k+z

Ck пк

0

О

0

0 ройства,. выходы шестого и седьмого элементов И 12, 13 соединены соответственно с вторым и третьим входами сумм следующего разряда конвейерного операционного устройства, прямой выход одиннадцатого разряда первого регистра 1.соединен с вторым управляющим входом следующего разряда конвейерного операционного устройства, с вторыми входами девятого и 10 десятого элементов И 2,3, выходы . которых соединены соответственно с первыми входами четвертого и пятого элементов ИЛИ 16,17, выходы которых соединены соответственно с вторым и 15 третьим входами одноразрядного дво. ичного сумматора 4, второй вход четвертого элемента ИЛИ 16 соединен с выходом одиннадцатого элемента И 18, второй — четвертый входы пятого эле- 20 мента ИЛИ 17 соединены соответственно с выходами двенадцатого — четырнадцатого элементов И 19 — 21, первые входы которых связаны с первым входом одиннадцатого элемента И 18 и с инверсным выходом одиннадцатого разряда первого регистра 1, выход двенадцатого разряда первого регистра 1 соединен с вторым входом одиннадцатого элемента И 18, прямой выход три-ЗО надцатого разряда первого регистра 1 соединен с вторыми входами тринадцатого и четырнадцатого элементов И 20,,21, инверсный выход тринадцатого разряда первого регистра 1 соединен с вторым входом двенадцатого элемента

И 19, третий вход которого соединен с третьим входом четырнадцатого элемента И 21 и с прямым выходом четыр— надцатого разряда первого регистра 1, инверсный выход которого соединен с третьим входом тринадцатого элемента

И 20, выходы первого — третьего разрядов, второго регистра 22 соединены соответственно с четвертыми входами двенадцатого — четырнадцатого элементов И 19-21, выходы второго и третьего разрядов второго регистра 22 соединены соответственно с первым и вторым входами множимого следующего разряда конвейерного операционного устройства, прямые выходы тринадцатого и четырнадцатого разрядов первого регистра 1 соединены соответственно с первым и .вторым входами множителя следующего разряда конвейерного опе-! рационного устройства, выход суммы данного разряда конвейерного операционного устройства соединен с входом двенадцатого разряда первого регистра предыдущего седьмого по счету от данного разряда конвейерного операционного устройства, Шифратор 5 промежуточных сумм мо-.. жет быть построен как в прототипе.

Соответствие входов и выходов шифратора 5 приведено в табл.1.

Разряд переноса Разряды. суммы

1254470

Продолжение табл.!

ВХОДЫ ШИФРАТОРА

ВЫХОДЫ ШИФРАТОРА

Разряды суммы

Разряд переноса

Сумма и перенос одноразрядного сумматора азряды промежуочной суммы к к-а

c„

P ь| пк

1 0 0 0

0 1

0

0

10

0

0 1

0

0

При выполнении операций в избыточ- ных кодах операнды представлены в минимизированной форме, содержащей . не более двух единиц подряд. Вычисле-!5 ния выполняются, начиная со старших разрядов, разряды результата можно использовать по мере их получения, не дожидаясь окончания операции. В отличие от 1-кодов Фибоначчи веса разрядов "золотых" 1-кодов представляют собой степени основания системы О(, Формирование разряда частичного произведения приведено в табл.2.

Сумма частичных произведений на каждом такте умножения сдвигается влево на два разряда.

Таблица 2

k --й разряд частичного

Разряды мно- Частичное

/ жителя С, С произведение произведения

00

Ь„

В ьк i

10 ьк-2

М В

Работает конвейерное операционное устройство следующим образом.

П р и м е ч а н и е. Знаком "-" обозначено неопределенное значение функ,ции на данном наборе.

1254470

На входы П, и П z первого разряда устройства подаются управляющие сиг1налы, задающие режим работы устройства при обработке данной пары опе- рандов. Если Г<Г = 00, то выполняется умножение "золотых" 1-кодов (В„ . С ); если IT

На тактовые входы первого регистра 1 синхронизирующие сигналы подаются постоянно, на тактовые входы второго регистра 22 — только тогда, когда начинается выполнение новой операции умножения и на его информационные входы подаются цифры множимого. Если выполняется операция суммирования, на входы устройства а<, и h 2б (k = 1, 2, 3,...п)слагаемые подаются, начиная с первого разряда устройства; если операция умножения, то на входы

Ь„ (k = и — 1,...., n + 5) устройства множимое подается, начиная с 25 (n — 1)-го разряда устройства, а циф<ра множителя подается попарно каждый . девятый такт на входы С< и С первого разряда устройства. В начале новой операции умножения на первом такте gg должна производиться установка в ноль первого 1 и второго 2 регистров всех разрядов устройства для формирования нулевой начальной суммы частичных произведений, а на девятом такте должна начинаться подача операндов. При выполнении операции умно- жения конвейерное операционное устройство занято только каждый девятый такт, поэтому в промежутках между 40 этими тактами устройство может также выполнять операции суммирования.

Для примера рассмотрим работу

k-го (k = 1,2,3,..., п + 5) разряда конвейерного операционного устрой- 45 ства.

Пусть на В-м такте осуществляется прием k --х разрядов операндов A и Ь на входы а„ и b„ первого и второго разрядов первого регистра 1 и разря- 50 да b„ на вход третьего разряда второго регистра 22 k --ro разряда устройства. Одновременно из предыдущего (k 1)-ro разряда устройства на выходе с третьего по одиннадцатый первого регистра 1 поступают соответственно перенос из (k-2)-ro разряда в k-й разряд Р„, перенос иэ (k-1)-го разряда в («+1)-й разряд Р„,„два раэряк-< ., «-< да промежуточной суммы Я„,, Н, первый управляющий сигнал П,, разряды суммы S„ S„,„ S„,, второй щий сигнал П, иэ последующего (" +7)-ro разряда устройства на вход двенадцатого разряда первого регистра 1 поступает разряд суммы SÄ„, из предыдущего (k — 1)-го разряда устройства на входы тринадцатого и че1 тырнадцатого разрядов первого регистра 1 поступают разряды множителя С<, С, на входы первого и второго разрядов регистра 22 из предыдущего (k — i)-го разряда устройства поступаю;- разряды множимого Ь,, и 5, (при условии, что второй регистр 22 тактируется, т.е. начинается новая операция умножения, иначе во втором регистре 22 уже хранятся соответствующие разряды множимого). В зависимости от сигналов П, и П на входы одноразрядного двоичного сумматора 4 через четвертый и пятый элементы ИПИ lб, 17 поступают либо с< „и 6„(П = 1, т. е. производится операция суммирования), либо S„ (рэзряд суммы частичных произведений) и разряд очередного частичного произведения (П = О, т.е. приэводится операция умножения). Формирование разряда очередного частичного произведения происходит в зависимости от цифр множителя С, С посредством выбора одного из разрядов множимо го „, Ь „;, Ь „, хранящихся

Ь„ во втором регистре 22, при помощи двенадцатого — четь<рнадцатого элеменЛ тов И 19 — 21. Тем самым осуществляется умножение очередной цифрь<. множимого на два разряда множителя и отноСительный сдвиг очередного -1астичного произведения по отношению к сумме на 0-2 разряда (cM.табл.2). В свою очередь сумма частичных произведений каждый такт умножения сдвигает на два разряда влево по конвейерному операционному устроиству при домощи обратной связи, соединяющей выход суммы (k+7)-го разряда устройства с входом $ „, данного k --го разряда устройства.

После выбора слагаемых осуществляется суммирование либо в "золотом"

1-коде или 1-коде Фибоначчи (I;< = О), либо в двоичном коде (IT, = 1). Если

II,= l то выход суммы С„ одноразрядного двоичного сумматора 4 проходит через четвертый элемент И 6 и третий

9 1254 элемент ИЛИ 15 и поступает на выход суммы » -го разряда устройства, аналогично выход переноса п „ одноразрядного двоичного сумматора и через первый элемент И 7 и первый элемент

ИЛИ 8 поступает на вход первого переноса следующего (k+1)-го разряда устройства. Если происходит суммирование в избыточном коде (П, = О), то вычисление в одноразрядном двоичном 10 сумматоре 4, разряды суммы и переноса, а также разряды промежуточной суммы из пятого и шестого разрядов первого регистра 1 поступают на шифратор 5 промежуточных сумм, где фор- 15 мируются перенос в (1+2)-й разряд

К „»

Р„ и Разряды суммы S, S „, Б»-у. В то же время при помощи второго, шестого и седьмого элементов И 11-13 и второго элемента ИЛИ 14 производится, если это возможно, сверка разрядов .суммы Я„, S», S з (набор 011 заме-, няется набором 100), поступающих из восьмого-десятого разрядов первого регистра 1. Через третий элемент И 10 и третий элемент ИЛИ 15 полученный результат проходит на выход суммы k -го разряда конвейерного операционного устройства. Аналогично формируется первый перенос в последующий (k+1)-é разряд устройства при помощи пятого элемента И 9 и первого элемента ИЛИ

8. На (k+ 1) — м такте содержимое узлов

k-го разряда конвейерного операционного устройства передается на соот- З5 ветствующие входы (k+ 1) -ro разряда конвейерного операционного устройства, а именно: разряд переноса с выхода первого элемента ИЛИ 8 подается на первый вход переноса (k + 1) -ro раз-40 ряда устройства, информация с выходов шифратора 5 промежуточных сумм передается соответственно на второй выход переноса, первый и второй входы промежуточных сумм, первый вход сум- 4> мы (»+ 1)-го разряда устройства, прямой выход седьмого разряда первого регистра 1 соединен с первым управляющим входом (k+1)-го разряда устройства, с выходов шестого и седьмого элементов

И 12, 13 информация поступает на второй и третий входы сумм (k+1)-го разряда устройства, прямой выход одиннадцатого разряда первого регистра 1 поступает на второй управляющий вход (k+1)-го разряда, прямые выходы тринадцатого и четырнадцатого разрядов первого регистра 1 соедине470

l0 ны соответственно с первым и вторым разрядами множителя (k + 1) -го разрчда устройства, выходы второго и третьего разрядов второго регистра 22 соединены с первым и вторым входами множимого (k +1)-го разряда конвейерного операционного устройства, выход суммы

k-ro разряда конвейерного операционного устройства подается на вход двенадцатого разряда первого регистра 1 (k-7)-ro разряда конвейерного операционного устройства.

Описанные выше преобразования повторяются для каждого разряда устройства. В случае избыточного кода результат вычисления принимается следующим образом: с выхода суммы четвертого разряда устройства снимается старший разряд переполнения, с выхода суммы пятого разряда — младший разряд переполнения (у произведения оба этих разряда должны быть нулями), с выхода суммы шестого разряда — старшая первая цифра результата и т.д., с выхода суммы (п+5)-ro разряда— и-я цифра результата, с выхода суммы (2п+5) — го разряда — 2n-я цифра результата. 2п-разрядное произведение вычисляется за бп+5 тактов. формула изобретения !

Конвейерное операционное устройство, содержащее в каждом разряде одноразрядный двоичный сумматор, семь элементов И, три элемента ИЛИ, первый регистр и шифратор промежуточных сумм, причем выход переноса одноразрядного двоичного сумматора соединен с первым входом первого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход второго элемента И соединен с первым, входом второго элемента ИЛИ, выход которого подключен к первому входу третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы данного разряда устройства, входы разрядов первого и второго операндов конвейерного операционного устройства соединены соответственно с входами первого и второго разрядов первого регистра, входы третьего и четвертого разрядов которого соединены с первым и вторым входами переноса данного разряда конвейерного операционного устройства, входы пятого и шестого разрядов пер1254470

-вого регистра соединены с первым и вторым входами промежуточных сумм данного разряда конвейерного операционного устройства, вход седьмого разряда первого регистра соединен с первым управляющим входом разряда конвейерного операционного устройства, входы восьмого, девятого и десятого разрядов первого регистра соединены соответственно с первым, 10 .вторым и третьим входами сумм разряда конвейерного операционного устройства, выход третьего разряда первого регистра соединен с первым входом одноРазрядного двоичного сумма- 15 тора, выход суммы которого подключен к первому входу шифратора промежуточных сумм и к первому входу четвертого элемента И, выход которого. соединен с вторым входом третьего эле- 20 мента ИЛИ, выход переноса одноразрядного двоичного сумматора соединен с . BTopbIM входом шифрагора промежуточ" ных сумм, выход четвертого разряда первого регистра соединен с первым 25 входом пятого элемента И, выход которого подключен к второму входу и р вого элемента ИЛИ, выход которого соединен с первым входом переноса следующего разряда конвейерного опера- 30 ционного устройства, выходы пятого и шестого разрядов первого регистра соединены соответственно с третьим и четвертым входами шифратора промежуточных сумм, прямой выход седьмого 35 разряда первого регистра соединен с вторыми входами первого и четвертого элементов И и с первым управляющим-входом следующего разряда конвейерного операционного устройства, ин-40 .версный выход седьмого разряда первого регистра соединен с вторыми входами третьего и пятого элеменшов И, прямой выход восьмого разряда перво- . го регистра соединен с первыми вхо- 45 дами второго и шестого элементов И, инверсный выход восьмого разряда nåðвого регистра соединен с первым входом седьмого элемента И, второй вход которого соединен с вторым входом второго элемента И и подключен к прямому выходу девято "o разряда первого регистра, инверсный выход которого соединен с вторым входом шестого эле-: мента И, выход десятого разряда пер- 55 вого регистра соединен с вторым входом второго элемента ИЛИ, выходы шифратора промежуточных. сумм соединены соответственно с вторым входом переноса, с первым и вторым входами промежуточных сумм и с первым входом суммы следующего разряда конвейерного операционного устройства, выходы шестого и сецьмого элементов И соединены соответственно с вторым и третьим входами сумм следуюшег о разряда конвейерного операционного устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения операции умножения в "золотых" 1-кодах, оно дополнительно содержит в каждом разряде второй регистр, семь элементов И, два элемента ИЛИ, причем входы первого и второго разрядов второго регистра соединены соответственно с первым и вторым входами множимого данного разряда конвейерного операционного устройства, вход третьего разряда второго регистра соединен с входом второго операнда конвейерного операционного устройства, первые входы девятого и десятого элементов И соединены соответственно с выходами первого и второго разрядов первого регистра, вход одиннадцатого разряда которого соединен с вторым управляющим вхсдом разряда конвейерного операционного устройства, вход двенадцатого разряда первого регистра соединен с выходом суммы последующего седьмого по счету от данного разряда конвейерного операционного устройства, входы тринадцатого и четырнадцатого разрядов первого регистра соединены соответственно с первым и вторым входами множителя данного разряда конвеиерного операционного устройства, прямой выход одиннадцатого разряда первого регистра соединен с вторым управляющим входом следующего разряда конвейсрного операционного устройства и с вторыми входами девятого и десятого элементов И, выходы которых .соединены соответственно с первыми входами четвертого и пятого элементов ИЛИ, выходы которых соединены соответственно с вторым и третьим входами одноразрядного двоичного сумматора, второй вход четвертого элемента ИЛИ соединен с выходом одиннадцатого элемента И, второй, третий и четвертый входы пятого элемента ИЛИ соединены соответственно с выходами двенадцатого, тринадцатого, .четырнадцатого элементов

И, первые входы которых соеди:ew» с

1254470

Ъ1 Ъ24 $<-1 r8irsfirgs

Состя ви гел A. Êëþåâ

Редактор Н,Слободяник Техред Л.Сердюкова

Корректор В.Синицкая

Заказ 4721 /52 Тираж 6/1 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4 первым входом одиннадцатого элемента

H HHBpðñíûì выходом одиннадцатого разряда первого регистра, выход двенадцатого разряда которого соединен с вторым входом одиннадцатого элемен-, та И, прямой выход тринадцатого разряда первого регистра соединен с вторыми входами тринадцатого и четырнадцатого элементов И, инверсный выход тринадцатого разряда первого ре- 10 гистра соединен с вторым входом двенадцатого элемента И, третий вход которого соединен с третьим входом четырнадцатого элемента И и с прямым выходом четырнадцатого разряда перво- 15 го регистра, инверсный выход которого соединен с третьим входом тринадцатого элемента И, выходы первого, второго и третьего разрядов второго регистра соединены соответственно с четвертыми входами двенадцатого, тринадцатого, четырнадцатого элементов

И, выходы второго и третьего разрядов второго регистра соединены соответственно с первым и вторым входами множимого следующего разряда конвейерного операционного устройства, прямые выходы тринадцатого и четырнадцатого разрядов первого регистра соединены соответственно с первым и вторым входами множителя .яедующего разряда конвейерного операционного устройства, выход суммы данного разряда конвейерного операционного устройства соединен с входом двенадцатого разряда первого регистра предыдущего седьмого по счету от данного разряда конв ейерного операционного устройства.