Аналого-цифровой инкрементный вычислитель экспоненциальной функции

 

Изобретение относится к автоматике и вычислительной технике и может найти применение в управляющих системах и гибридных вычислительных устройствах для вычисления в .следящем режиме экспоненциальной функции от аналогового сигнала с представлением результата в цифровой форме. Цель изобре1 ения - повышение быстродействия . Сущность изобретения заключается в том, что в устройство, .содержащее вычитающий узел, цифроаналоговый преобразователь, сумматоры аргумента и функции, нуль-орган, группу пороговых элементов, блок сдвига и генератор импульсов, дополнительно введены блок памяти, шифратор и приоритетный блок 1 ,ил. о 5g

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3851354/24-24 (22) 05.02.85 (46) 30.08.86. Вюл. № 32 (71) Ордена Ленина институт кибернетики им. В.M. Глушкова (72) Л.Г. Козлов (53) 681.335(088.8) (56) Авторское свидетельство СССР № 363973, кл. G 06 G 7/38, 1970.

Введение в кибернетическую технику. Обработка физической информа-.: ции /Под ред. Б.Н. Малиновского.

Киев: Наукова думка, t979, с.163166, рис.бб. (54) АНАЛОГО-ЦИФРОВОЙ ИНКРЕМЕНТНЫЙ

ВЫЧИСЛИТЕЛЬ ЭКСПОНЕНЦИАЛЬНОЙ ФУНКЦИИ

„,Я0„„1254И1 А1 (51)4 G 06 G 7/24, G 06 F 7/556 (57) Изобретение относится к автоматике и вычислительной технике и может найти применение в управляющих системах и гибридных вычислительных устройствах для вычисления в,следящем режиме экспоненциальной функции от аналогового сигнала с представлением результата в цифровой форме.

Цель изобрел ения — повышение быстродействия. Сущность изобретения заключается в том, что в устройство, .содержащее вычитающий узел, цифроаналоговый преобразователь, сумматоры аргумента и функции, нуль-орган, группу пороговых элементов, блок сдвига и генератор импульсов, дополнительно введены блок памяти, шифра" тор и приоритетный блок. 1 .ил, 1 125

Изобретение относится к автомати-, ке и вычислительной технике и может найти применение в управляющих системах и гибридных вычислительных устройствах для вычисления в следящем режиме экспоненциальной функции от аналогового сигнала с представлением результата в цифровой форме.

Цель изобретения — повышение быстродействия вычислителя.

На чертеже изображена функциональная схема предлагаемого аналогоцифрового инкрементного вычислителя экспоненциальной функции.

Вычислитель содержит вычитающий блок 1, цифроаналоговый преобразователь 2, сумматор 3 аргумента, нуль.орган 4, блок 5 памяти, шифратор 6, приоритетный блок 7, группу 8 пороговых элементов, сумматор 9 функции, блок 10 сдвига, генератор 11 импульсов, вход 12 "Начальная установка", вход 13 "Запуск" устройства, вход

14 устройства, выходы 15 аргумента и выходы 16 функции устройства.

Вычислитель работает следующим образом, Перед началом работы подается сигнал "Начальная установка" по входу 12., который обнуляет сумматор

3 аргумента и устанавливает код "1" в сумматор 9 функции, ".е. и разрядов младшей и и. разрядов старшей части сумматора 9 функции обнуляются, а. в младший разряд целой части этого сумматора заносится единица. Таким образом, для нулевого значения аргумента х,=- 0 в сумматоре 3 устанавливается единичное значение функхо ции у = е =, 1 в сумматоре 9 функции, который для Ix) а1 содержит п младших, и старших разряд,ов и два раз.ряда целой части числа. Блок 5 памя.ти содержит 2п слов для выбранной разрядности устройства и, причем в первой половине (странице) блока 5 памяти записаны коды функции In(1+x)

-( для значений аргумента х =- 2 (=1, 2, . и), а во второй половине этого блока записаны коды функции 1п(1-х) для тех же значений аргумента. Лдресация к той или иной половине блока

5 осуществляется сигналом с выхода нуль-органа 4, а адресация внутри каждой половины блока 5 происходит по сигналам с выхода шифратора 6.

Сигнал, поступивший по входу 13 "Запуск" устройства, запускает генератор 11 импульсов, который выдает

451 1 2 три серии импульсов: основная серияпо третьему выходу, задержанная на время (i ) переходного процесса в приоритетном блоке 7 — по второму выходу и задержанная на время (i ) переходного процесса в сумматоре

9 и блоке памяти 5 — по первому выходу генератора 11 импульсов.

Напряжение (дУ) рассогласования (между входным напряжением аналогового сигнала по входу 14 устройства и напряжением обратной связи с вы-. хода цифроаналогового преобразователя 2) с выхода вычитающего блока 1 прикладывается к входу нуль †орга

4 и входам группы 8 пороговых элементов. Пороговые элементы группы

8 срабатывают при достижении напряжением рассогласования значений порогов, на которые настроены соответствующие пороговые элементы (например, по двоичному закону: 1,2,4, 2" " условных единиц младшего разряда 2 сумматора 3 аргумента).

В первом такте. приоритетный блок 7 в моменты, определяемые тактовыми импульсами с третьего выхода генератора 11 импульсов, определяют старший по весу пороговый элемент группы 8 из числа сработавших и выдает сигнал на соответствующий вход шифратора 6, на выходе которого формируется номер позиции (разряда}, в котором находится единица в позицион35 ном двоичном коде с выходов приоритетного блока 7. Двоичный код номера позиции с выходов шифратора 6 поступает на управляющие входы блока 10 сдвига, который осуществляет передачу одержимого. сумматора 9

4О функции на вход того же сумматора

9 со сдвигом на соответствующее чис« ло разрядов для суммирования или вычитания с предыдущим значением функции, причем выбор операции суммиро45 вапия или вычитания производится сигналом с выхода нуль-органа 4, причем эта операция выполняется во втором такте в моменты, определяемые тактовыми импульсами с второго выхода генератора 11 импульсов, задержанными относительно первой основной серии на время ь, . По этой же серии производится считывание с блока 5 памяти кода функции In(1+

+ах) из ячейки, адрес которой определяется знаком приращения с выхода нуль-органа 4 (выбирается соответствующая половина блока 5 памяти) в

12545

20 з качестве старшего разряда адреса и кодом с выхода шифратора 6 в качестве младших разрядов адреса, т.е. для приращения сигнала ах=+2 выби- рается функция In (1+2 ) записанная по адресуi в соответствующей половине блока 5 памяти. Код функции

ln (1+2 ) с выхода блока 5 памяти поступает на вход сумматора 3 аргумента, в котором он суммируется с предыдущим содержимым сумматора 3 аргумента. Эта операция выполняется в третьем такте по сигналу с первого выхода генератора 11 импульсов, на котором формируется серия импульсов, задержанная относительно предыдущей серии по второму выходу генератора 11 импульсов на время7 определяемое временем считыванич кода с блока 5 памяти. Полученный код с выхода сумматора 3 аргумента поступает на выход 15 аргумента и на вход цифроаналогового преобразователя 2, в котором он преобразуется в аналоговую величину и подается в качестве сигнала обратной связи на второй вход вычитающего блока 1. Таким образом, в каждый текущий момент в сумматоре 3 аргумента содержится цифровой код входного аналогового сигнала

Х +1 = Хц y+ ЬХ =Х +fry(1+Sigtl(QU) 2 )=

= ХЙ

) где sign 1 Ù вЂ” знак напряжения рас1 согласования, причем точность его представления зависит от выбранной разрядности сумматора 3 аргумента и блока 5 памяти, Одновременно с этим в сумматоре

9 функции формируется текущее значение экспоненциальной функции

Y „= . + ь,< (0) б+1 (L так как

Х+ Х Хс 6Х

=е е

7+1 ел(1 з р(аU)-2.

L г ; 1+sig (u) g ).

Вычисление текущего цифрового значения функции и аргумента с точностью до младшего разряда 2 " производится максимально за и тактов, причем в каждом такте генерируется

55 по одному импульсу на каждом из трех выходов генератора импульсов

Ф о р м у л а и з о б р е т ения

Аналого-цифровой инкрементный вычислитель экспоненциальной функции, содержащий вычитающий блок, цифроаналоговый преобразователь, сумматор аргумента, нуль-орган, группу пороговых элементов, сумматор функ- ции, блок сдвига и генератор импульсов, причем вход вычислителя соединен с первым входом вычитающего блока, подключенного вторым входом к выходу цифроаналогового преобразователя, а выходом — к информационным входам пороговых элементов группы и к входу чуль-органа, выход которого подключен к входу выбора режима сумматора функции, выходы старших разрядов которого соединены с выходами функции вычислителя и с информационными входами блока сдвига, подключенного выходами к входам сумматора функции, вход начальной установки которого соединен с входом "Начальная установка" вычислителя и с входом начальной установки сумматора аргумента, подключенного выходами к входам цифроаналогового преобразователя и выходам аргумента вычислителя, а стробируюшим входом к первому выходу генератора импульсов, подключенного входом к входу

"Запуск вычислителя, а вторым выходом — к стробирующему входу сумматора функции, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него введены блок памяти, шифратор и приоритетный блок, причем выходы пороговых элементов группы подключены к входам приоритетного блока, выходы которого соединены с входами шифратора, выходы которого соединены с входами управления величиной сдвига блока сдвига и с адресными входами блока памяти, кроме входа старшего разряда адреса блока памяти, подключенного входом к выходу нуль-органа, выходами — к входам сумматора аргумента, стробирующим входом — к второму выходу генератора импульс гг, а третий выход генератора импульсов соединен со стробирующим входом приоритетного блока.

1254511

Составитель Н. Фирсов

Редактор A. Огар Техред N.попович КорректорМ. Иаксимишинец

Заказ 4723j54 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по дел и изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

° I

Произ водг твенно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Аналого-цифровой инкрементный вычислитель экспоненциальной функции Аналого-цифровой инкрементный вычислитель экспоненциальной функции Аналого-цифровой инкрементный вычислитель экспоненциальной функции Аналого-цифровой инкрементный вычислитель экспоненциальной функции 

 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к измерительной и аналоговой вычислительной технике

Изобретение относится к области аналоговой вьпА1Слительной техники и может быть использовано в множительно-делительных устройствах для сжатия и расширения динамического

Изобретение относится к радиотехнике

Изобретение относится к измери тельной и вычислительной технике и может быть использовано в информационных измерительных машинах

Изобретение относится к автоматике и вычислительной технике и позволяет повысить инструментальную точность и помехоустойчивость генератора за счет уменьшения в раз ( К - коэффициент усилителя 6) постоянной составляющей погрешности, вносимой аналоговым запоминающим устройством (АЗУ) 5, повышения точности установки начального условия и устойчивости к помехам по цепи управления АЗУ 4

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к области цифровой вычислительной техники и может быть использовано в телевизионных замкнутых системах отображения информации для сжатия результатов двоичных преобразований

Изобретение относится к области измерительной техники

Изобретение относится к области цифровой вычислительной техники и может быть использовано при построении специализированных вычислителей, информационно-измерительных систем, цифровых устройств для обработки сигналов в реальном времени и гидридных функциональных преобразователей

Изобретение относится к вычислительной технике и может быть использовано в измерительных устройствах и устройствах автоматики
Наверх