Устройство для управления памятью

 

Изобретение относится к вычислительной технике и может быть использовано в автоматизированньЕх цифровых измерительных системах, регистрирующих информацию, относящуюся к одному; или к нескольким одновременным процессам . Цель изобретения - расширение области применения устройства за счет оперативного перераспределения памяти между потоками информации, регистрируемой при многоканальных измерениях с изменяемым числом каналов. Поставленная цель достигается тем, что в устройство, содержащее регистр 1 числа, регистр 2 адреса, дешифратор 3 адреса, формирователь 4 управляющих сигналов, блок 5 задания режима работы , первый счетчик 6 адреса, второй счетчик 7 адреса, первый и второй элементы ИЛИ 8 и 9, формирователь 10 s

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (б}) 4 С 11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3528716/24-24 (22) 24, 12,82 (46) 30.08.86. Бюл, N- 32 (72) Ю.А,Карков, И.Н.Полин и А.Б.Янкевич (53) 327.681.6 (088.8) (56) Авторское свидетельство СССР

1Ф 463145, кл. G 11 С 7/00, 1975.

Авторское свидетельство СССР

Р 809345, кл. G 11 С 7/00, 1978. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПАMHTbI0 (57) Изобретение относится к вычислительной технике и может быть использовано в автоматизированных цифровых измерительных системах, регистрирую-.

„„SU„„1254557 щих информацию, относящуюся к одному; или к нескольким одновременным процессам. Цель изобретения — расширение области применения устройства за счет оперативного перераспределения памяти между потоками информации, ре.гистрируемой при многоканальных измерениях с изменяемым числом каналов °

Поставленная цель достигается тем, что в устройство, содержащее регистр 1 числа, регистр 2 адреса, дешифратор. 3 адреса, формирователь 4 управляющих сигналов, блок 5 задания режима работы, первый счетчик 6 адреса, второй счетчик ? адреса, первый и второй элементы ИЛИ 8 и 9, формирователь 10 g

1254557 управляющих сигналов, регистр 11 уста- полнения. Буферное запоминающее уст-, новки логической единицы, ключ 12, ройство дает возможность реализовать управляющие шины 13-23, блок 24 па- весь набор вариантов распределения мяти, введены коммутатор 25 и блоки объема памяти между изменяемым коли26 и 27 формирования сигналов пере- чеством процессов. 1 ил., 1 табл. °

Ф

Изобретение относится к вычислительной .технике и может быть использовано в автоматизированных цифровых измерительных системах, регистрирующих информацию, относящуюся к одному или к нескольким одновременным про.цессам, и использующих ЭВИ для обработки зарегистрированных данных, 1

Цель изобретения — расширение области применения устройства за счет оперативного перераспределения памяти между потоками информации,регистрируемой при многоканальных измерени, ях с изменяемым числом каналов.

Ва чертеже изображена блок-схема устройства.

Устройство содержит регистр 1 числа, регистр 2 адреса, дешифратор 3 адреса, формирователь 4 управляющих сигналов, блок 5 задания режима работы, первый счетчик 6 адреса, в который введены дополнительные разряды, количество которых равно количеству разрядов второго счетчика адреса, второй счетчик 7 адреса, первый элемент 8 ИЛИ, второй элемент

9 ИЛИ, формирователь 10 управляющих сигналов, регистр 11 установки логической единицы, ключ 12, управляющие шины 13-23, блок 24 памяти, коммутатор 25 адресных шнн, первый

-.е блок 26 формирования сигналов переполнения первого счетчика адреса, второй блок 27 формирования сигналов переполнения второго счетчйка адреса и управляющие входы 28 устройства, Устройство обеспечивает три режима работы: "Запись", "Контроль" и

"Считывание". !

О Перед началом работы кодовый сигнал от управляющего входа 28 устройства устанавливается на управляющих входах коммутатора 25 и вторых входах блоков 26 и 27 формирования

15 сигналов переполнения.

Так как первые информационные входы коммутатора 25 подсоединены

"к дополнительным разрядам (третий .выход) первого счетчика 6 адреса, 10 вторые информационные входы коммутатора подсоединены ко всем разрядам (второй выход) второго счетчика 7 ад. реса, то с помощью управляющего кодового сигнала коммутатора 25 выби25 рает только те разряды счетчиков 6 и 7, которые должны быть подключены для формирования кода адреса к стар" шим разрядам (второй вход) регистра 2 адреса. Переключательная функЮ ция коммутатора 25 представлена в таблице.

1254 557

Использование разрядов первого 6 H второго 7 счетчиков адреса для формирования кода адреса в зависимости от количества регистрируемых процессов

Номера разрядов регистра 2 адреса и счетчика 6

Количество использованных

Количество использованных разряКоличество регистрируемых разрядов счетчика 6 процессов до в счетчика 7 п О 6 6 п-1 1 7 (1p) 6

2, и-2 2 7 (2р) 7 (1р) 6 и-3 3 7(3р) 7(2р) 7(1р) 6

16 и-4 4 7(4р) 7(3р) 7(2р) 7(1p) 6

Если, например, на управляющем входе.28 устройства установлен управляющий кодовый сигнал, соответствующий восьми процессам, то коммутатор 25 подключит к регистру 2 адреса три разряда счетчика 7 и (и-3) разряда счетчика 6, где н — общее количество разрядов регистра 2 адреса. Если же требуется регистрировать только один процесс, то по соответствующему этому случаю управляющему сигналу, установленному на входе 28, коммутатор 25 отключит от регистра 2 адреса все 4 разряды счетчика 7 и подключит все дополнительные разряды счетчика 6.

Таким образом, вся информационная емкость блока 24 памяти,. которая соответствует разрядам регистра 2 ад-. реса, в первом случае полностью рас-, пределяется между данными восьми процессов, а во втором случае полностью используется для записи данных только олнлго процесса.

Поскольку управляющий кодовый сигнал устанавливается на втором входе первого блока 26 формирования сигнала переполнения первого счетчика 6 адреса и на втором входе второго блока 27 формирования сигнала переполнения второго счетчика 7 адреса, сигналы переполнения вырабатываются блоками 26 и 27 по сигналам только тех разрядов счетчиков 6 и 7, которые оказываются логически подключенными к первым входам блоков 26 и 27 упомянутым управляющим кодовым сигналом от входа 28 устройства.

В предлагаемом примере по управляющему кодовому сигналу, соответствующему восьми регистрируемым процессам, блок 27 будет формировать сигнал переполнения тогда, когда логические единицы установятся только в первых трех разрядах счетчика 7, Логические сигналы остальных старших разрядов счетчика 7 не будут влиять на работу блока 27. Э этом же случае сигнал переполнения будет. сформирован блоком 26 тогда, когда логические единицы установятся в 1,2...(И-4) и (и-3) разрядах счетчика 6. Логические сигналы (h-2), (н-1) и н -го

Ф 1254557 разрядов счетчика 6 не будут влиять на работу блока 26. В другом примере, когда на управляющем входе 28 устройства устанавливается управляющий кодовый сигнал, соответствующий одному регистрируемому процессу, блок 27 не будет вырабатывать сигналов переполнения, так как все разряды счетчика 7 будут логически отключены от первого входа блока 27. В то же вре- 10 мя блок 26 сформирует сигнал переполнения после установления логичес-, ких единиц во всех .И разрядах счетчика 6.

Установленный на входе 28 устройства управляющий кодовый сигнал, соответствующий требуемому количеству одновременно регистрируемых процессов, сохраняется неизменным во всех трех режимах, Порядок формирования кода адреса в каждом из указанных режимов полностью соответствует тому порядку, который обеспечивается прототипом, что сохраняет все достоин:ства последнего и в предлагаемом устройстве.

Предлагаемое устройстве может быть реализовано на интегральных микросхемах типа ТТЛ, например, серии

155. Коммутатор 25 адресных шин и блоки 26 и 27 формирования сигналов переполнения соответственно счетчика 6 и счетчика 7 могут быть построены на основе применения комму таторов 155КП7. Дополнительные разряды первого счетчика адреса 6 могут быть собраны с использованием интегральных микросхем 155ИЕ7.

Преимуществом предлагаемого уст- ройства по сравнению с базовым (прототипом).является то, что оно всегда обеспечивает перераспределение всего объема блока памяти между тем 45 изменяемым количеством процессов; которое фактически подлежит регистрации, т.е. устройство-прототип обес. печивает фиксированное распределение информационного объема блока памяти - выполняет функцию, которая может быть представлена какой-либо одной строкой в приведенной таблице.

Предлагаемое устройство дает возможность реализовать весь набор вариантов распределения объема блока памяти, представленный всеми строкаж упомянутой таблицы.

Формула изобретения

Устройство для управления памятью, содержащее регистр числа, информационные. входы и выходы которого являются соответствующими входами и выходами устройства, дешифратор адреса, выходы которого являются адресными выходами устройства, регистр адреса, выходы которого подключены к иншормационным входам дешифратора адреса, выходы которого являются адресными выходами устройства., первый счетчик адреса, первый выход которого подключен к первому входу регистра адреса,. второй счетчик адреса, первый вход которого подключен к первому входу первого счетчика адреса и к первому выходу первого формирователя управляющих сигналов, второй вход первого счетчика адреса подключен к второму входу второго счетчика адреса и к второму выходу первого формирователя управляющих сигналов, третий выход первого формирователя управляющих сигналов подключен к управляющим входам регистра числа и дешифратора адреса, блок задания режима работы, первый и второй выходы которого подключены к первым входам соответственно первого и второго элементов ИЛИ, третий выход блока задания режима работы подключен к первому входу ключа, выход которого подключен к второму входу первого элемента ИЛИ и к первому входу второго формирователя управляющих сигналов, выходы первого и второго элементов ИЛИ подключены к третьим входам соответственно первого и второго счетчиков адреса, второй вход второго элемента ИЛИ подключен к второму входу второго формирователя управляющих сигналов, выход которого является управляющим выходом устройства, регистр установки логической единицы, выход которого подключен к четвертому выходу второго счетчика адреса, о т л и ч а ю щ е— е с я тем, что, с целью расширения области применения устройства за счет оперативного перераспределения памяти между потоком информации, оно содержит коммутатор и первый и второй блоки формирования управляющих сигналов переполнения, первые входы которых подключены к соответствующим счетчикам адреса, вторые входы блоков формирования управляющих сигналов пе1254557

Составитель В.Гордонова

Техреду Л.Сердюкова

Р едактор М.Петрова

Корректор С. Шекмар

Заказ 4727/56 Тирам 543

ВНИИПИ Государственного комитета СССР по делам изобретений.и открытий

t 13035, Москва, Ж-35, Раушская наб., д, 475

Подписное

Производственно-полиграфическое предприятие, г.умгород, ул. Проектная, 4 реполнения являются управляющими входами устройства и подключены к управляющим входам коммутатора, информационные выходы которого подключены к второму -выходу первого счетчика адре- 5 са, выход коммутатора подключен к второму входу регистра адреса, выходы первого и второго блоков формирования сигналов переполнения подключены соответственно к второму входу ключа и к второму входу второго элемента ИЛИ.