Источник опорного напряжения для оперативной памяти

 

Изобретение относится к области микроэлектроники и может быть использовано в динамических ВДП БИС. Цель изобретения - повышение надежности источника опорного напряжения. Заявляемый источник опорного напряжения содержит первый и второй резисторы , первый вывод первого резистора соединен с общей гаиной, первый и второй транзисторы, у которых сток и затвор первого транзистора соединены с вторым выводом первого резистора, исток второго транзистора соединен с вторым вьтодом второго резистора, исток первого транзистора соединен с затвором и стоком второго транзистора и образует выход источника опорного напряжения. 4 ил. to ел 4 сл ел 00

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 С 11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕКНЬЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3875314/24-24 (22) 25.03.85 (46) 30,08.86. Бюл. У 32 (72) В.Д.Мещанов, А.С.Ильюшенков, А.И.Макаров и Н.А.Телицыи (53) 681. 327. 6 (088. 8) (56) Авторское свидетельство СССР

У 1049967, кл. G 11 С 8/00.

Хоровиц П., Хилл У. Искусство схемотехники. ч. 1, М.: Мир, 1984, с. 20. (54) ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ

ДЛЯ ОПЕРАТИВНОЙ ПАМЯТИ (57) Изобретение относится к области микроэлектроники и может быть ис„.SU„„1254558 А 1 польэовано в динамических МДП БИС.

Цель изобретения — повышение надежности источника опорного напряжения.

Заявляемый источник опорного напряжения содержит первый и второй резисторы, первый вывод первого резистора соединен с общей шиной, первый и второй транзисторы, у которых сток и затвор первого транзистора соединены с вторым выводом первого резистора, исток второго транзистора соединен с вторым выводом второго резистора, исток первого транзистора соединен с затвором и стоком второго транзистора и.образует выход источ. ника опорного напряжения. 4 нл.

1254558

Изобретение относится к микроэлектронике и может быть использовано в динамических МДП БИС ОЗУ.

Цель изобретения — повышение надежности источника опорного напряжения путем введения частичной зависимости выходного уровня его напряжения от порогового напряжения транзисторов входного буфера и уменьшении влияния на него колебаний напряжения питания, На фиг.1 представлена схема источника опорного напряжения; на фиг.2, 3 и 4 — диаграммы работы устройства.

=Е -2Пд — 26Uт

U U + hU + — — — U (2) кг о««оР т Р +R R

< 7, Us

Е-- = К ЬП2 °

R+R < г (3) Пт = П "«Ппо ° (4) К вЂ” крутизна транзисторов;

U — падение напряжения на к резисторах; где схема предлагаемого источника опорного напряжения для входных буферов ИДП БИС содержит первый 1 и второй 2. резисторы R1 и R2 и первый 3 и второй 4 транзисторы, причем первый вывод первого резистора соединен с шиной 5 питания, первый вывод второго резистора — с общей шиной 6, сток и затвор первого транзистора соединен с вторым выводом первого резистора, исток второго транзистоФ ра — с вторым выводом второго резистора, исток первого транзистора соединен с затвором и стоком второго транзистора и образует выход 7 источника опорного напряжения.

Предлагаемый источник опорного напряжения описывается системой ураннений:

U — U — разность напряжений, соответственно на затворе и истоке транзисторов.

Выбор параметров элементов источника опорного напряжения при его расчете осуществляется исходя из следующих двух условий.

Номинальным значением E = 5 В и

U 0,8 В соответствует значение

U = 1,6 В, Крутизна транзисторов j выбирается

1-1 к исходя из тока I = †††вЂ, задаваемоR<+ Нг

ro резисторами К1 и R2 таким образом, чтобы в соответствии с (3) и (4) обеспечивалось значение ЬП 0,2 В.

Исходя из dU> = 0,2 В, из (1) при П„, = 0,8 В, имеем П = 3 В. При

3 В для номинальных значений Е, U „ор и U „ èý (2) полУчаем R1= 4R, Подставляя полученные значения R, R u aU в (2) с учетом (1), окончательно имеем

U „= 0,6 U„, + 0,2Е + 0 12 В (5)

Проверка полученного выражения (4) при номинальных значениях U, =0,8 В

4 E = 5 В .дает номинальное значение

30 11 1,6 В.

Формула изобретения

35 Источник опорного напряжения для оперативной памяти, содержащий первый и второй резисторы, первые выводы которых подключены соответственно к шине питания и общей шине, о т л и40 ч а ю шийся тем, что, с целью повышения надежности источника, он содержит первый и второй транзисторы, сток и затвор первого транзистора соединены с вторым выводом первого

45 резистора, исток второго транзистора соединен с вторым выводом второго резистора, исток первого транзистора соединен с затвором и стоком второго транзистора и является вы<<0 ходом источника опорного напряжения, 1254558

I0h

0,8

12 Oh0P, g

00п 8

2,О

1,4

1,2

f0E,Â

5,0

12 6ty0p Ð 9,0

Составитель В. Гордонова

Техред Л.Сердюкова

Корректор А. Тяско

Редактор И.Петрова

Подписное

Заказ 4727/56 Тираж 543

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушскан наб., д. 4/5

Производственно-полиграфическое предприятие, r.Óæãoðoä, ул. Проектная, 4