Синтезатор частот

 

Изобретение относится к радиотехнике и обеспечивает возможность управления фазой выходного сигнала. Опорная частота д связана с требуемой выходной частотой fg соотношением fg . b (д fg). Числа а, b, g (g емкость накапливающего сумматора (НС)4) поступают на блок 7 деления кодов, формирующий целую Хд и дробную дX части дроби , ag/b. Целая и дробная части поступают на соотв. НС 4,3, которые образуют единый НС. Код x(t) с НС 4 скла„Знак дьгоается в сумматоре кодов (СК) 8 с модулирующей функцией (t), которая выбирается так, что импульс.переполнения p(t) образуется на каждом цикле процесса x(t). Сдвиг момента переполнения СК 8 пропорционален изменениям числа у . Сигнал с СК 8 проходит на мультиплексор 6 непосредственно и через блок элементов НЕ 9. Мультиплексор 6 управляется импульсами , формируемыми триггером 5, который переключается импульсами переполнения СК 8. Переключатель 10 может изменять полярность управляющих импульсов . Сигналы с мультиплексора 6 через ЦАП 1 и фильтр 2 поступают на выход. Синтезатор частот может использоваться в режиме многопозиционной фазовой телеграфии и в режиме фазовой модуляции , в которых модулирующая функ- 1Д1Я (р (t) обеспечивает изменение фазы выходного сигнала. Введены СК 8, блок элементов НЕ 9 и переключатель 10. 1 ил. с $ (Л С y(t) Щ Щ) &g(t)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 В 9/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ.-ИЗОБРЕТЕНИЯ,, н ABTopcKQMY свидетельстВу 1 (21) 3903724/24-09

{22) 17.04.85 (46) 30.08.86. Бюл.У 32 (72) В.И. Козлов (53) 621.373.42(088.8) (56) Авторское свидетельство СССР

В 1117839, кл. Н 03 L 7/18, 1985.

Авторское свидетельство СССР

9 1149395, кл. Н 03 В 19/00, 10.11.82.(54) СИНТЕЗАТОР ЧАСТОТ, (57) Изобретение относится к радио- технике и обеспечивает воэможность управления фазой выходного сигнала.

Опорная частота fA связана с требуемой выходной частотой fe соотношением йе = f< а/2 Ь (Е » Еe). Числа а, b, g (g = 2 — емкость накапливают щего сумматора (НС) 4) поступают на блок 7 деления кодов, формирующий целую х и дробную дх части дроби о 1

ag/Ъ . Целая и дробная части поступают на соотв. НС 4,3, которые образуют единый НС. Код x(t) с НС 4 складывается в сумматоре кодов (СК) 8 с модулирующей функцией p (t), которая выбирается так, что импульс .переполнения p(t) образуется на каждом цикле процесса x(t). Сдвиг момента переполнения СК 8 пропорционален изменениям числа 4 . Сигнал с СК 8 проходит на мультиплексор 6 непосредственно и через блок элементов НЕ 9.

Мультиплексор 6 управляется импульсами, формируемыми триггером 5, который переключается импульсами переполнения СК 8. Переключатель 10 может изменять полярность управляющих импульсов. Сигналы с мультиплексора 6 через

ЦАП 1 и фильтр 2 поступают на выход. 3

Синтезатор частот может использовать- ся в режиме многопоэиционной фазовой телеграфии и в режиме фазовой модуляции, в которых модулирующая функция g (t) обеспечивает изменение фазы выходного сигнала. Введены СК 8, блок элементов НЕ 9 и переключатель

10.-1 ил.

1 12

Изобретение относится к радиотехнике и может быть использовано в приемопередающей и измерительной аппаратуре.

Цель изобретения — обеспечение возможности управления фазой выходного сигнала.

На чертеже представлена электрическая структурная схема синтезатора частот.

Синтезатор частот содержит цифроаналоговый преобразователь (ЦАП) 1, фильтр 2, первый накапливающий сумматор (НС)3, второй НС 4, триггер 5, мультиплексор 6, блок 7 деления кодов, сумматор 8 кодов, блок элементов НЕ 9, переключатель 10.

Синтезатор частот работает следующим образом.

Блок 7 деления вырабатывает целую х (частное) и дробную х (остаток) части дроби ag/Ь, где g = 2— емкость второго НС 4, выполненного в виде и — разрядного двоичного сумматора, а числа а и Ь связаны с опорной f и требуемой выходной частотами соотношением f = fp

8 а/2Ь. На кодовые входы блока 7 деления поступают соответствующие значения делимого и делителя. Последний используется также для управления емкостью первого НС 3, преобразующего остаток h x в импульс переполнения р (t), возникающий при накоплении целой единицы и передаваемый на вход переноса второго

НС 4. Оба сумматора, таким образом, выполняют роль единого накапливающего сумматора, входное число которого равно х +дх/Ь.

Прямой x(t) код с выхода второго

НС 4 поступают на первый вход сумматора 8. В последнем ступенчатая цифровая функция x(t) суммируется с модулирующей функцией p (t).

Значения ф выбираются из условия

К вЂ” (хо+1)) Ч> хо)

h где g =- 2 — полная емкость сумматора 8, выполненного в виде и-разрядного двоичного сумматора, благоpaðÿ чему импульс переполнения p(t) на соответствующем выходе сумматора

8 образуется на каждом цикле процесса x(t). При невыполнении условия сумматор может или не переполняться, или же быть переполненным постоянно, из-за чего работа устрой54576 2 ства нарушится. Учитывая, что х >1 1, и, следовательно, х = х = ag/b, ограничения для принимают вид

g — ag/b y ag/b (1)

Сдвиг момента переполнения сумматора 8 пропорционален изменениям числа (. В результате на выходе сумматора 8 формируется функция х,t), передаваемая далее на один иэ входов мультиплексора 6. На другой вход мультиплексора поступает функция х,(t), получаемая с помощью блока элементов НЕ 9. Мультиплексор управляется импульсами g(t), формируемыми триггером 5 со счетным входом. Триггер переключается под действием импульсов переполнения p(t) сумматора 8. Полярность импульсов

g(t) может изменяться с помощью переключателя 10, для чего входы последнего соединены с прямым и инверсным выходами триггера 5, а управляющий вход — с шиной "Знак". на которую подается соответствующий логический уровень.

В результате переключений триггера

5 на выход мультиплексора 6 поочередно проходят функции х,(t) и х (t) преобразуемые далее с помощью ЦАП 1 в аналоговые эквиваленты. Таким образом формируются числовая g(t) и соответствующая ей аналоговая С() функции, представляющие собой чередование восходящих и нисходящих участков, так сопроягающихся друг с другом, что среднее значение G8(t) выделяемое фильтром 2, является периодической .функцией с частотой й8 = f а/2Ь, Высокочастотная пилообразная составляющая G (t), спектр которой сосредоточен вблизи опорной частоты f< легко подавляется фильтром 2, так как на практике f> f,Íåñëîæíî так6 же выделить первую гармонику сигнала

G8(t), если верхнюю частоту Е среза фильтра 2 выбрать из условия Зй >й г

)fд(вторая и другие четные гармоники сигнала G8(t) отсутствуют).

Фильтр 2 может быть выполнен как в виде полосового, так и в виде фильтра нижних частот. В качестве переключателя 10 можно использовать одноразрядный мультиплексор.

Величина фазового сдвига пилообразной ступенчатой функции x3(t) (как отмечалось выше) зависит от приращения 4 модулирующего цифро(2) = g/х = Ь/а макс и

Манипуляция первым (старшим) разрядом на втором входе сумматора

8 и шиной "Знак" обеспечивает режим

4-позиционной фазовой телеграфии с дискретностью изменения фазы «/2.

Добавление второго разряда для манипуляции увеличивает количество по30 зиций до восьми и т.д. При этом. в разряде, следующем эа самым младшим разрядом из числа участвующих в манипуляции, должна быть установлена единица, а в последующих — нули, что необходимо для выполнения условия (1),З5

Учитыная, кроме того, условие (2), необходимо, чтобы число разрядов кода 4|, участвующих в манипуляции не преньппало

40 (3) Как правило, в «а, а требуемое количество позиций — несколько единиц, и ограничения (2) и (3) не являются жесткими.

При использовании изобретения в режиме фазоной модуляции, когда код

g аппроксимирует соответствующий ана" логовый процесс и нормируется относительно требуемого индекса модуляции, в старшем разряде кода устанавливается единица, .а остальные (младшие) разряды или их часть (н зависимости ют требуемого индекса модуляции) и шина "Знак" используются для получения фазоной модуляции.

Максимально достижимое отклонение

50

3 1254 ного сигнала 4 (t) и равна h(p, =2

=2 < и (/g. Сдвиг фазы выходного сигнала G (t) н два раза меньше (за счет увеличения периода ндвое) и равен h q = « . 6 g/ g . При изменениях (1| в пределах числа g фаза выходного сигнала получает приращения в пределах « радиан. Поскольку полярность функции G>(t) может устанавливаться подачей соответствующего логического уровня на шину "Знак", пределы управления фазой расширяются до полного периода, т.е. — « д с п, При использовании синтезатора частот в режиме многопозиционной 15 фазовой телеграфии приведенные ограничения числовых значений кода у по (1) определяют максимальное количество позиций, которое не должно превышать 20

57б 4 фазы при этом (когда участвуют все разряды, кроме старшего) составляет как вытекает из (1), Ммакс 1 2 " О|Ъ|

+ (У|

Синтезатор частот обеспечивает практически безынерционное управление фазой сигнала с высокой точностью, определяемой разрядностью ЦАП 1.

При 10-разрядном ЦАП 1, например, ю погрешность не превышает +7i/2

=0,003 рад = 0,2

Формула и з о б р е т е н и я

Синтезатор частот, содержащий последовательно соединенные мультиплексор, цифроаналоговый преобразователь и фильтр, последовательно соединенные блок деления кодов, первый накапливающий сумматор и второй накапливающий сумматор, а также триггер, кодовый вход второго накапливающего сумматора соединен с вторым кодовым выходом блока деления кодов, второй кодовый вход первого накапливающего сумматора объединен с первым кодовым входом блока деления кодов и является входом делителя синтезатора частот, второй кодовый вход блока деления кодов является входом делимого синтезатора частот, тактовый вход блока деления кодов объединен с тактовыми входами первого и второго накапливающих сумматоров и является опорным входом синтезатора частот, о т л .и ч а ю шийся тем, что, с целью обеспечения возможности управления фазой выходного сигнала, между выходом второго накапливающего сумматора и первым кодовым входом мультиплексора введены после-. довательно соединенные сумматор кодов и блок элементов НЕ и также введен переключатель, выход которого соединен с управляющим входом мультиплексора, второй кодовый вход которого подключен к выходу сумматора кодов, выход переполнения которого соединен с входом триггера, прямой и инверсный выходы которого подключены соответственно к первому и второму входам переключателя, при этом управляющий вход переключателя и второй вход сумматора кодов являются соответственно входом упранления знаком и входом управлений неличиной

,фазового сдвига синтезатора частот.