Десятичный сумматор в избыточной системе счисления

 

Изобретение относится к области вычислительной техники и автоматики . Цель изобретения - упрощение сумматора. Каждый разряд десятичного суматора содержит девять рднообр.азных сумматоров, два элемента НЕ, шесть элементов ИЛИ, элемент ИЛИ-НК, элемент И-НЕ, шесть элементов И. Отличительная особенность заключается в наличии блока коррекции в струг: ктуре десятичного знакораэрядного сумматора вместо трехразрядного двоичного сумматора. Благодаря этому в каждом разряде предлагаемого десятичного знакоразрядного сумматора аппаратурные затраты ниже, чем в Прототипе более чем на два двоичных сумматора, 1 ил. (Л IND Сл 0

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (594 G06F 740

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

C ф

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3879945/24-24 (22) 03.04.85 (46) 07.09.86. Бюл. У -33 (71) Кишиневский политехнический институт им. С.Лазо (72) В.С.Гыскэ, С.Л.Ротарь и О.И.Каленик (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1019441, кл. G О6 F 7/50, 1983.

Рабинович З.Л., Раманаускас В.Л.

Типовые операции в вычислительных машинах. Киев: Техника, 1980, с. 125, рис. 17. (54) ДЕСЯТИЧНЫЙ СУММАТОР В ИЗБЫТОЧНОЙ СИСТЕМЕ СЧИСЛЕНИЯ

„„SU„„1256015 А 1 (57) Изобретение относится к области вычислительной техники и автоматики. Цель изобретения — упрощение сумматора. Каждый разряд десятичного суматора содержит девять однообразных сумматоров, два элемента НЕ, шесть элементов ИЛИ, элемент ИЛИ-НЕ, элемент И-НЕ, шесть элементов И.

Отличительная особенность заключается в наличии блока коррекции в стру-.. ктуре десятичного знакоразрядного сумматора вместо трехразрядного двоичного сумматора. Благодаря этому в каждом разряде предлагаемого десятичного знакоразрядного сумматора аппаратурные затраты ниже, чем в прототипе более чем на два двоичных сумматора. 1 ил.

1256015

Изобретение относится к цифровой вычислительной технике и может быть использовано при проектировании арифметических устройств ЦВМ.

Цель изобретения — упрощение сум- 5 матора.

На чертеже приведена схема одного разряда десятичного сумматора в избыточной системе счисления.

Сумматор содержит блок 1 формирования переноса, блок 2 коррекции, четырехразрядные входы первого 3 и второго 4 операндов. входы 5 и 6 поло, кительного и отрицательного пе-. реноса из предыдущего десятичного разряда (тетрады) сумматора, выходы

7 и 8 положительного и отрицательно.го переноса в следующий разряд сумматора, выход 9 результата, первый, второй, третий, четвертый, пятый, I шестой, седьмой, восьмой, девятый одноразрядные сумматоры 10-18, перabrA, второй элементы НЕ 19 и 20, первый, второй, третий, четвертый, 25 пятый, шестой элементы ИЛИ 21-26, элемент ИЛИ-HE 27, первый, второй, третий, четвертый, пятый, шестой элементы И 28-33, элемент И-НЕ 34.

Сумматор работает согласно следующему алгоритму.

На первом шаге вычисляется промежуточная сумма

M — х. + у.

1 1.

9 где х . и у — цифры i-го разряда пер 1 вого и второго операн- З5 дов соответственно.

При этом их возможные значения берутся из диапазона -6 (х. (6.

На втором шаге определяется значение десятичного переноса P в стар- 4О

1 ший разряд, исходя из следующих соображений:

Р; = 1, если М; > 6

Р; = -1, если N, с -5

P. = О если -4 (М. (5 45

1

На третьем шаге вычисляется конечный результат путем коррекции промежуточной суммы согласно выражению

S И +Р 10Р,, где S. — цифра i-го разряда суммы.

Пс ожительные цифры закодированы двоично-десятичным кодом 8421, а отрицательные — дополнительными до 16.

Старший разряд кода цифры указывает на ее знак (Π— плюс, 1 — минус).

На четырехразрядные входы 3 и 4 подаются цифры операндов. Одноразрядные сумматоры 10, 11, 12, 13 и 18 реализуют первый шаг алгоритма. На их пятиразрядном выходе образуется промежуточная сумма, положительные значения закодированы как двоичные целые, а отрицательные — дополнениями до 32. В зависимости от величины промежуточной суммы в блоке форми-.. рования переносов определяется значение переноса в более старший разряд. Согласно второму шагу алгоритма, перенос может быть равен 1, -1, либо

О. Признаком равенства его единице является наличие логической "1" на выходе 7, а равенства -1, наличие логической "1" на выходе 8. Наличие логического "О" на обоих выходах

7 и 8 соответствует равенству нулю переноса.

В блоке коррекции и второй тетраде реализуется третий шаг алгоритма.

При этом на выходах элементов ИЛИ

21, 24-26 образуется четырехразрядный код величины P — 10P.. Сложе1-1 i ние этой величины с промежуточной суммой осуществляется в одноразрядных сумматорах 14-17.

Входы и выход положительного и отрицательного переносов используются для связи между разрядами в napaëлельном многоразрядном десятичном знакоразрядном сумматоре.

Формула изобретения

Десятичный сумматор в избыточной системе счисления, содержащий в каждом разряде первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый одноразрядные сумматоры, элемент И-HE пять элементов

ИИ, шесть элементов И, причем первые и вторые информационные входы первого, второго, третьего, четвертого одноразрядных сумматоров являются входами соответствующих раз-. рядов (тетрад) соответственного первого и второго операндов сумматора, выходы переноса первого, второго, третьего одноразрядных сумматоров соединены соответственно со входами переноса второго, третьего, четвертого одноразрядных сумматоров, выходы суммы первого, второго, третьего, четвертого одноразрядных сумматоров соединены с первыми информационными входами соответственно пятого, шестого, седьмого, восьмого одноразрядных сумматоров, выходы переноса пя1256015 того, шестого, седьмого одноразрядных сумматоров соединены с входами переноса соответственно шестого, седьмого, восьмого одноразрядных сумматоров, первый и второй входы 5 первого элемента ИЛИ являются входами соответственно положительного и

10 отрицательного переносов из предыдущего десятичного разряда (тетрады) сумматора, а его выход соединен с вторым информационным входом пятого одноразрядного сумматора, о т л и— ч а ю щ и и с.я тем,что,с цельюупрощения сумматора,онсодержит первыйи второй элементыНЕ,шестой элемент ИЛИ, элемент ИЛИ-НЕ, первый и второй информационные входы девятого одноразрядного сумматора соединнны соответственно с первым и вторым информационными входами четвертого одноразряд- 20 ного сумматора, выход переноса которого соединен с входом переноса девятого одноразрядного сумматора, выход суммы которого соединен с входом первого элемента НЕ и первым входом первого элемента И, второй вход которого соединен с выходом элемента И-НЕ, первый вход которого соединен с выходом суммы четвертого одноразрядного сумматора и первым 30 входом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, первый и второй входы которого соединены соответственно с первым и вторым входами тре- З5 тьего элемента ИЛИ и выходами суммы соответственно третьего и четвертого одноразрядных сумматоров, выход первого элемента НЕ соединен с первым входом третьего элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, выход третьего элемента И соединен с первыми входами элементов ИЛИ-НЕ, четвертого,элемента И и четвертого элемента

ИЛИ и является выходом положительного переноса сумматора, выход первого элемента И соединен со вторым входом элемента ИЛИ-НЕ, первыми входами пятого элемента ИЛИ и пятого элемента И и является выходом отрицательного переноса в следующий разряд (тетраду) сумматора, второй вход первого элемента ИЛИ соединен со входом второго элемента НЕ и первым входом шестого элемента И, второй вход которого соединен с выкодом элемента ИЛИ-НЕ, а выход соединен со вторыми входами четвертого и пятого элементов ИЛИ и первым входом шестого элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, второй вход которого соединен с выходом второго элемента

НЕ и вторым входом четвертого элемента И, выход которого соединен с третьим входом шестого элемента ИЛИ, выходы шестого, четвертого и пятого элементов ИЛИ соединены со вторыми информационными входами соответственно шестого, седьмого и восьмого одноразрядных сумматоров, выходы пятого, шестого, седьмого, восьмого одноразрядных сумматоров являются выходами сумм соответствующих разрядов (тетрад) сумматора.

1256015

Составитель М.Есенина

Техред Л.Сердюкова Корректор А.Обручар

Редактор П.Коссей

Тираж 671 Подписное

ВНИИПИ Государственног6 комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4824/48

Производственно"полиграфическое предприятие, г.ужгород, ул.Проектная, 4