Генератор псевдослучайных двоичных последовательностей

 

Изобретение относится к импульсной технике. Цель изобретения - расширение функциональных возможностей устройства. Генератор содержит блок 4 памяти, регистры 6 и 7 и блок 9 управления. Введение источника 1 псевдослучайных кодов, коммутаторов 2 и 5, регистра 3, блока 8 элементов И и блока 10 элементов ИЛИ позволяет получать псевдослучайные последовательности с управляемой вероятностью появления единичного симв ола. 1 3.п. ф-лы, 3 ил. (Л ffitrf Stal

СО103 СОВЕТСНИХ

Ц

РЕСГ1УБЛИН (511 4 Н 03 К 3/84

В1 ": 1,ч р: р

1

1.Я

Ь „

Ь!

t Г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCH0MY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3863730/24-21 (22) 01 03.85 (46) 07,09.86. Бюл. И- 33 (71) Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) К.Г.Самофалов, И.С.Вилинский, А.М.Романкевич, Л.Ф.Карачун и С.М,Рубаник (53) 621.374.2(088.8) (56) Авторское свидетельство СССР

Ф 744529, кл. G 06 F 1/02, 1978.

Авторское свидетельство СССР

1013955, кл. С 06 F 7/58, 1981.

ÄÄSUÄÄ 1256163 А 1 (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ ДВОИЧНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ (57) Изобретение относится к импульсной технике, Цель изобретения— расширение функциональных возможностей устройства. Генератор содержит блок 4 памяти, регистры 6 и 7 и блок

9 управления. Введение источника I псевдослучайных кодов, коммутаторов

2 и 5, регистра 3, блока 8 элементов И и блока 10 элементов ИЛИ позволяет получать псевдослучайные последовательности с управляемой вероятностьи появления единичного сим1 нсла, 1 з.п. ф-лы, 3 ил. входом второго коммутатора 5, вторая группа входов которого соединена с выходами второго регистра 7. 1 1естой выход блока 9 управления соединен с управляющим входом третьего регистра 3 и первым входом источника 1 псевдослучайных кодов, второй вход которого соединен с третьим выходом блока 9 управления„ первый выход которого соединен с входом первого коммутатора 2.

Блок 9 управления (фиг, 2) содержит генератор 12 тактовых импульсов, схему 13 начальной установки, триггер 14, четыре элемента И 15-18. регистр 19 сдвига, три элемента

ИЛИ 20-22, первые входы которых соединены с входом блока 9 управления и первым входом триггера 14, выход которого соединен с первым входом первого элемента И 15, выход которого соединен с первыми входами второго 16, третьего 17, четвертого 18 элементов И н с входом синхронизации регистра 19 сдвига, соответствующие выходы которого соединены с вторыми входами соответственно второго 16, третьего 17 и четвертого

18 элементов И. Выход второго элемента И 16 соединен с вторым входом второго элемента ИЛИ 21 и первого элемента ИЛИ 20, третий вход которого соединен с выходом четвертого элемента И 18 и вторым входом третьего элемента ИЛИ 22, выход которого является шестым выходом блока 9 управления, третий выход которого соединен с вторым входом триггера 14, первым выходом схемы 13 начальной установки, входом управления и вторым информационным входом регистра 19 сдвига, первый информационный вход которого соединен с выходом его последнего разряда и первым выходом блока 9 управления, вторым, четвертым и пятым выходами которого являются соответственно выходы первого

20, второго 21 элементов ИЛИ и третьего элемента И 17. Выход генератора 12 тактовых импульсов соединен с вторым входом первого элемента

И 15. Второй выход схемы 13 начальной установки соединен с третьим информационным входом регистра 19 сдвига.

Источник l псевдослучайных кодов реализован по известным,обеспечивающим генерирование рекуррентных по1 1256163

Изобретение относится к импульсной технике.

Цель изобретения — расширение функциональных возможностей за счет получения псевдослучайных последова- 5 тельностей с управляемой вероятностью появления единичного символа.

На фиг. 1 представлена функциональная схема генератора псевдослучайных двоичных последовательностей; на фиг. 2 — схема блока управления, на фиг. 3 — временные диаграммы работы блока управления.

Генератор псевдослучайных двоичных последовательностей содержит источник l псевдослучайных кодов, первый коммутатор 2, третий регистр 3, блок 4 памяти, второй коммутатор 5, первый 6 и второй 7 регистры, блок

8 элементов И, блок 9 управления, 20 блок 10 .элементов ИЛИ, шину 11 "Пуск", Выходы первого регистра 6 соединены с входами второго регистра 7, выходы которого соединены с информационными входами блока 4 памяти, первый и второй управляющие входы которого соединены с первым и вторым выходами соответственно блока 9 управления, третий выход которого соединен с входом установки первого регистра 6. З0

И1ина 11 "Пуск" соединена с входом блока управления, Выходы блока 10 элементов ИЛИ соединены с входами синхронизации соответствующих разрядов второго регистра 7 и первого 35 регистра 6, информационные входы разрядов которого соединены с соответствующими выходами второго коммутатора 5, первая группа входов которого соединена с выходами блока 4 40 памяти, адресные входы которого соединены с выходами первого коммутатора 2, первая группа входов которого соединена с выходами третьего регистра 3, входы которого соединены 45 с второй группой входов первого коммутатора 2 и с первой группой выходов источника 1 псевдослучайных кодов, вторая группа выходов которого соединена с первыми входами элементов 50

И блока 8 элементов И, выходы которого соединены с первыми входами элементов ИЛИ блока 10 элементов

ИЛИ, вторые входы элементов ИЛИ которого соединены с четвертым выходом у блока 9 управления, пятый выход которого соединен с вторыми входами элементов И блока 8 элементов И и

1256163 следовательностей псевдослучайных кодов, схемам, реализующим характеристический полииом

Х +Х +l.

Блок 4 памяти заполнен таким об разом, что обеспечивает на выходе каждого разряда заданную вероятность появления единиц. Для этого суммарное количество единиц в i-м разряде всех ячеек памяти r . должно выбирать1 ся исходя иэ соотношения P =r„ /M, где P — заданная вероятность появ1 ления единиц на выходе i-го разряда

М вЂ” количество ячеек памяти. 15

Генератор псевдослучайных двоичных последовательностей работает следующим образом.

После подачи питания схема 13 начальной установки выдает одиночный импульс, устанавливающий триггер 14 и первый регистр 6 в нулевое состояние, в регистр 19 сдвига записывается код 001, а источник 1 псевдослучайных кодов устанавливается в начальное ненулевое состояние. Подача единичного сигнала на шину 11

"Пуск" обеспечивает запись из блока

4 памяти в регистр 6 содержимого ячейки с адресом, сформированным на 1О выходах источника 1 псевдослучайных кодов. Этот адрес записывается в третий регистр 3, а в источнике 1 псевдослучайных кодов формируется новый код. Кроме того, единичный сигнал на шине 11 "Пуск" переводит триггер

)4 в единичное состояние и блок 9 управления начинает генерировать последовательность управляющих импульсов в соответствии с временной ди- 40 аграмой, приведенной на фиг. 3.

В первом такте рабочего цикла устройства по сигналу с второго выхода блока 9 управления (фиг, 36) происхо-4 дит активизация блока 4 памяти и код, записанный по адресу, сформированному на первой группе выходов источника 1 псевдослучайных кодов, заносится в регистр 6, причем содержи- gp мое регистра 6 по сигналу с четвертого выхода (фиг. 3 е) блока 9 управления переписывается в регистр 7, Таким образом, в регистре 6 находится код, хранящийся в блоке 4 памяти 55 по адресу, сформированному на первой группе выходов источника псевдослучайных кодов, Во втором такте работы устройства происходит перемешивание кодов, находящихся в регистрах 6 и 7. Дпя обеспечения случайного перемешивания код, сформированный на второй с группе выходов источника 1 псевдослучайных кодов, подается на первые входы блока 8 элементов И, на вторые входы элементов И которого поступает сигнал с пятого выхода (фиг. Зг) блока 9 управления. Этот же сигнал подключает выходы регистра 7 через второй коммутатор 5 к входам регистра 6. При этом, если в 1-м разряде псевдослучайного кода находится I, то на соответствующем выходе блока 8 элементов И появится импульс синхронизации, поступающий через блок !0 элементов

ИЛИ на синхровходь1 соответствующих разрядов регистров 6 и 7. Под действием этих импульсов синхронизации информация в выбранных разрядах регистров 6 и 7 меняется местами.

Если в i-м разряде псевдослучайного кода содержится 0", то перезаписи информации в !.-м разряде между регистрами 6 и 7 не происходит, В третьем такте работы устройства сигнал с первого выхода (фиг.39 блока 9 управления переводит блок

4 памяти в режим записи и подключает к адресным входам его через коммутатор 2 выходы регистра 3 ° По сигналу с второго выхода блока 9 управления содержимое регистра 7 заносится в блок 4 памяти по адресу, хранящемуся в регистре 3. В этом же такте по сигналу с шестого выхода (фиг. 3 д) блока 9 управления происходит формирование нового псевдослучайного кода источника 1 псевдослучайных кодов, а псевдослучайный код с второй группы его выходов переписывается в регистр 3.

В результате окончания рабочего цикла генератора на выходе регистра

7 сформировалось очередное выходное слово генератора, которое в следующем цикле будет преобразовано описанным образом и записано в блок

4 памяти по адресу, хранящемуся в регистре 3. На первой группе выходов источника l псевдослучайных кодов сформирован новый адрес для блока 4 памяти. Далее процесс генерации очередных выходных наборов осуществляется путем повторения рабоче5 12561 го цикла генератора. Источником синхронизирующих импульсов служит последовательность (фиг. За), формируемая генератором 12 тактовых импульсов блока 9 управления.

Формула и з обретения

1. Генератор псевдослучайных двоичных последовательностей, содержащий последовательно соединенные первый регистр и второй регистр, выходы которого соединены с информационными входами блока памяти, первый и второй управляющие входы которого сое-15 динены с первым и вторым выходами соответственно блока управления, третий выход которого соединен с входом установки первого регистра, шину

"Пуск", соединенную с входом блока управления, отличающийся тем, что, с целью расширения функциональных возможностей за счет получения псевдослучайных последовательностей с управляемой вероятностью по- 25 явления единичного символа, он содержит источник псевдослучайных кодов, третий регистр, первый и второй коммутаторы, блок элементов И, блок элементов ИЛИ, выходы которого соединены с входами синхронизации соответствующих разрядов второго регистра и первого регистра, информационные входы разрядов которого соединены с соответствующими выходами вто-З рого коммутатора, первая группа входов которого соединена с выходами блока памяти, адресные входы которого соединены с выходами первого коммутатора, первая группа входов кото- 4О рого соединена с выходами третьего регистра, входы которого соединены с второй группой входов первого коммутатора и с первой группой выходов источника псевдослучайных кодов, вто-45 рая группа выходов которого соединена с первыми входами элементов И блока элементов И, выходы которого соединены с первыми входами элементов

ИЛИ блока элементов ИЛИ, вторые входы элементов ИЛИ которого соединены с четвертым выходом блока управления, пятый выход которого соединен с вто63 Ь рыми входами элементов И блока элементов И и входом второго коммутатора, вторая группа входов которого соединена с выходами второго регистра, шестой выход блока управления соединен с управляющим входом третьего регистра и первым входом источника псевдослучайных кодов, второй вход которого соединен с третьим выходом блока управления, первый выход которого соединен с входом первого коммутатора, 2. Генератор по п. 1, о т л и— ч а ю шийся тем, что блок управления содержит генератор тактовых импульсов, схему начальной установки, триггер, четыре элемента И, регистр сдвига, три элемента ИЛИ, первые входы которых соединены с входом блока управления и первым входом триггера, выход которого соединен с первым входом первого элемента И, выход которого соединен с первыми входами второго, третьего, четвертого элементов И и с входом синхронизации регистра сдвига, соответствующие выходы которого соединены с вторыми входами соответственно второго, третьего и четвертого элементов И, выход второго элемента И .соединен с вторым входом второго элемента ИЛИ и первого элемента ИЛИ, третий вход которого соединен с выходом четвертого элемента И и вторым входом третьего элемента ИЛИ, выход которого является шестым выходом блока управления, третий выход которого соединен с вторым входом триггера, первым выходом схемы начальной установки, входом управления и вторым информационным входом регистра сдвига, первый информационный вход которого соединен с выходом его последнего разряда и первым выходом блока управления, вторым, четвертым и пятым выходами которого являются соответственно выходы первого, второго элементов ИЛИ и третьего элемента И, выход генератора тактовых импульсов соединен с вторым входом первого элемента И, второй выход схемы начальной установки соединен с третьим информационным входом регистра сдвига.

1256163

Составитель Ю.Бурмистров

Техред М.Коданич Корректор И.Муска

Редактор В.Петраш

Заказ ч834/55

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4