Аналого-цифровой преобразователь

 

Изобретение относится к вычислительной технике и позволяет повысить помехоустсйчивость и расширить функциональные возможности путем обеспечения контроля процесса преобразования . Это достигается тем, что в аналого-цифровой преобразователь, содержаний блок 1 эталонных напряжений , первый блок 2 коммутации, первый 3 и второй 4 блоки суммирования, блок 5 сравнения, два регистра 6 и 7 и блок 8 управления, введены регистры 9 и 10, второй блок 11 коммутации, сдвигающий регистр 12, элемент 13 эквивалентности, элемент И 14 и элемент ИЛИ 15. 1 з.п. ф-лы, 2 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51) 4 Н 03 И 1/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСН0МУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3604374/24-24 (22) 13.06.83

1(46) 07.09.86. Бюл. Р 33 (71) Харьковский ордена Трудового

Красного Знамени институт радиоэлектроники (72) Н.В. Алипов и А.И. Тимченко (53) 681.325(088.8) (56) Авторское свидетельство СССР

В 954572, кл. F 01 С 19/00, 1980.

Проблемы создания преобразовате лей формы информации. Ч.2, — К.: Наукова думка, 1980, с. 12-20. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычислительной технике и позволяет повысить помехоустсйчивость и расширить функциональные возможности путем обеспечения контроля процесса преобразования.. Это достигается тем, что в аналого-цифровой преобразователь, содержащий блок 1 эталонных напряжений, первый блок 2 коммутации, первый

3 и второй 4 блоки суммирования, блок

5 сравнения, два регистра 6 и 7 и блок 8 управления, введены регистры

9 и 10, второй блок 11 коммутации, сдвигающий регистр 12, элемент 13 эквивалентности, элемент И 14 и элемент ИЛИ 15. 1 з.п. ф-лы, 2 ил.

1 табл. 1256206

Изобретение относится к вычислительной технике и может быть использовано в различных информационно-иэ" мернтельньтх системах, к которым предъявляются повьнпенные требования к достоверности получаемых реэультатоз.

Цель изобретения — повьппение помехоустойчивости и расширение функциональных возможностей путем обеспече- 1О ния контроля процесса преобразования.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — функцион1льная схема блока управления.

Ачалого-цифровой преобразователь 15 содержит блок 1 эталонных напряжений,,блок 2 коммутации, блоки 3 и 4 суммирования, блок 5 сравнения, регистры

6 и 7, состоящие из триггеров, блок

8 управления, регистры 9 и 10, втерой 20 блок 11 коммутации, сдвигающий регистр 12, элемент 13 эквивалентности, элемент И 14, выход которого является шиной контроля, элемент ИЛИ 15. Блок

8 управления содержит шину 16 "За- 25 пуск", генератор. 17 импульсов, эле мент И 18 и сдвигающий регистр 19.

Сущность алгоритма уравновешивания преобразуемой величины, положенного в основу предлагаемого устройст- Ç0 ва, заключающийся в уравновешивании напряжений (токов) U< и U

Состояние

i-х разрядов регистров остояние выхоов i-ro ключа ервого блока 2 второго 11) оммутации

Первый Второй 1 (третий (четвер ,0 б (9) тый)

7 (10) 0

1

0

U9,/2

0 .

V„/2

Ug +h=-U,;

=14 +U (1) где П, =) (1) — + {1) ? э, (2)! +

+ о (2) + +э (п) +g (n)- ф

Ф. 2

1Ъ

"э .

= K. (, ().) + м (1) )- ; I t =) ,, (1) "эт +„(1) "и +,.(2) "н +

+ca (2) — эт +... +М (п) — э) + М (п) — йх — . (a, (1,)+О (1.) —,), i%i

n — разрядность регистров 6, 7, 9 и 10

1 с п{i) et (i) C (i) и оа (i) — двоичные коэффициенты, определяе.мые состояниями i-х разрядов регистров 6 и 7 и 9 и 10 соответственно;

У вЂ” величина уравновешивающего эталона, который может быть положительным нли отрицательным, причем U = h 2" (h— дискретность преобразования), После окончания цикла уравновеши1 вания сумма значений величин U,и П постоянна и определяется соотношением, + U h(2 -2) ° (2)

Иа прямом выходе блока 5 сравнения на любом i-м такте уравновешивания вырабатывается код результата сравнения X (i) 1 (на инверсном выходе

x(i) О), если U< U, и код э6 (1) 0 (М (1) 1) - в противном случае.

Источник 1 вырабатывает на своих выходах следующие эталонные напряжеЬ

HHB (токи : U /2 9 Ugy /4 > ° е е yvyy /2 9 ...,Uö. /2. Каждая эталонная величина

U» у- (х 1,2 3 n) подключается к входам i-х ключей первого 2 и второго

11 блоков коммутации.

Первый блок 2 (второй 11) коммутации представляет собой набор из п трехпозиционных аналоговых ключей.

Работой каждого клю а управляют прямые выходы соответствующих разрядов регистров 6, 7, 9 и 10.

В таблице показаны состояния выходов любого i-го ключа блоков 2 и 11 коммутации в зависимости от состояния

1-х разрядов управляющих регистров.

Причем l.-е разряды первого (третье! го) 6(9) и второго (четвертого) 7(10} регистров одновременно не могут находиться в единичном состоянии, тах как последйие определяются парафаэнымн выходами блока 5 сравнения. Поэтому состояния выходов i-ro ключа блоков 2 и 11 коммутации для такой комбинации входов не определены (таблица) .

Блок 8 управления последовательно на каждом из своих выходов вырабаты-, 1256 вает тактовые импульсы. Импульс по шине 16 "Запуск" (он же является установочным выходом блока 8 управления) устанавливает на всех (2п+1) прямых выходах сдвигающего регистра

19 нулевые потенциалы. При этом нулевой потенциал с (2+1)-го выхода сдвигающего регистра 19 разрешает прохождение импульсов с генератора

17 через элемент И 18 на вход реги- 10 стра 19, При этом на выходах последнего с приходом каждого импульса от генератора 17 последовательно формируются тактовые импульсы.

Устройство работает следующим об- 15 ,разом.

Импульс с установочного выхода блока 8 управления (i=O) устанавливает все разряды регистров 6, 7, 9 и

10 в нулевое состояние, При этом на всех выходах блоков 2 и 11 устанавливаются нулевые потенциалы. На выходах блоков 3 и 4 суммирования устанавлиBBloTcH cHI HcUIbl U2 — Ul! и U! — О, Ко торые сравниваются блоком 5. На прямом и инверсном выходах последнего вырабатываются соответственно коды

@(0) и !е(0) = О результата сравнения.

Если U ) О, то эх (О) = 1 (М (0)=0), если О„ыО М(0) = О (эеТО) = 1).

При поступлении первого тактового импульса с первого выхода блока 8 старшие разряды регистров 6 и 7 принимают состояния соответственноIl!,(1)=35

= Э6(0) иа,(1) = Эх,(0). В зависимости от состояний старших разрядов регистров б и 7 (таблица) эталонная величина U /2 подключается к первому 3 или второму 4 блокам. На этом такте бло- 40 ком 5 вырабатываются коды результата сравнения чс (1) и Эг Г ), значения которых определяются соотношением значений напряжений (токов) U< и U . .На втором такте с приходом тактового им-45 пульса с второго выхода блока 8 старшие разряды регистров 9 и 10 принимают состояния соответственно !!с (1)=

=М(1) и са (1) = М(1) . При этом эталонное напряжение Б /2, которое пос- 50 тупает на вход первого ключа блока

11 коммутации, в зависимости от состояний разрядов !!,!(1) и!! (1) регист3 ров 9 .и 10 подключается к первому 3 или второму 4 блокам. На этом же так-55 те формируются блоком 5 коды Ж (2) и зе(2). На третьем и четвертом тактах в уравновешивании участвует эта206 4 лонная величина U„/4, на пятом и шестом тактах — U„/8 и т.д.

По окончании цикла уравновешивания на входах блока 5 присутствуют напряжения U и U<, отличающиеся друг от друга на величину, не превышающую

h (если Uqr = Ь 2")

+n=U;

Up +h Z (a i) + a ) (i ) ) 2" +h

ll

h 0 (g,(i) +!х (1)) 2 (3) ! =! или У„+h(No + N ) +Ь= и(!1 + N ) где N,,N»N< и N — коды, отраженные соответственно в регистрах 6,7, 9 и 10.

Код в регистре 7(10) представляет собой обратный -код в регистре 6(9).

Двоичный эквивалент П„ согласно.(1) может быть определен

U„= U, — и, = nf(N+N) (N, N )j,(4)

С учетом соотношения (2.) значение

U может быть найдено также из выражений

2h((N,+N ) — (2"-1)1 i (5)

Пх 2h Г(2 1) (Й +N ) ° (6)

Соотношения (4) — (6) показывают, что для определения двоичного эквиВалента U„ можно использовать либо все коды !1, N, N и И!1, либо только коды Я, и Я, либо только коды М и N

К а любом 1-м такте уравновешивания действие сбоя может привести к неправильному результату сравнения значений величины U u U и согласно алгоритму работы устройства к неправильному включению последующего веса . разряда. Величина Z, равная сумме ! нескомпенсированной части преобразуемого напряжения (тока) (ь0„(i-1)) на предыдущих тактах и веса неправильно включенного разряда, определяется выражением

Zi =) d Ua (i-1) ) n ° 2", i=1,2,...,2n, где $i/2, если 1. кратно 2;

3 = I )i/2(+1 — в противном случае.

Эта величина может быть скомпенсирована только весами разрядов, еще не участвовавших в уравновешивании.

Сумма весов последних S. определяется выражением

12562

S. =g(i-2j) .? " 2 +8(n-j) -2h(2 -i), I

1,2„...,2п, где 0 (° ) = 1, если () 8 О, и 0 (° ) в противном случае. Погрешность преобразования i при возникновении сбоя на i-м такте определяется с разностью величин Zi u S i= П (1-1) +h 2 (f-g(i-2j))-8(n-j)1o х 211(2 -1), i = 1,2, ., 2n (?) где йU (0)

Если учесть, что величина (V4 (i-1),1(1 ) 1) не может быть больше 15 и-) веса разряда h 2, на котором происходит сбой, то из соотношения (7) видно, что величина погрешности преобразования,/ai/ а 2h при возникновении единичного сбоя на любом из тактов 20 уравновашивания.

При отсутствии сбоев и динамических погрешностей в процессе работы устройства любые три последовательных результата сравнения не могуг быть 25 эквивалентными (равными), т. е. для любых последовательных сравнений комбинации кодов результатов сравнений. 111 и 000 являются запрещенными.

По появлению таких комбинаций можно судить о возникновении сбоя, динамической погрешности или превышении значения преобразуемой величины U< верхней или нижней границ диапазона преобразуемых величин, В предлагаемом устройстве этот контроль осуществляется с помощью трехразрядного сдвигающего регистра 12 (в который записываются последовательные результаты сравнения), элемента 13, элемента

И 14 и элемента ИЛИ 15. По появлению импульса на выходе элемента И 14 на тактах, начиная с третьего (при этом на выходе элемента ИЛИ 15 единичныи импульс)р мОжнО судить О Воз 45 никновении сбоя или динамической погрешности в процессе преобразования.

Таким образом, аналого-цифровой преобразователь обладает повышенной помехоустойчивостью к воздействию им-5О пульсных помех и сбоям в элементах

его структуры, повышенной способностью к коррекции динамических погрешностей, вызванных изменением сигнала за время преобразования.

Формула и з обретения

1. Аналого-цифровой преобразователь, содержащий первый блок комму06 б тации, блок эталонных напряжении, первый и второй блоки суммирования, блок сравнения, первый и второй регистры и блок управления, установочный выход которого соединен с входами сброса в "0" первого и второго регистров, первые входы установки в всех разрядов первого регистра объединены и соединены с первым выходом блока сравнения, первые входы установки в "1" всех разрядов второго регистра объединены и соединены с вторым входом блока сравнения, вторые входы установки в "1" разрядов первого и второго регистров поразрядно объединены и соединены с соответствующими нечетными выходами блока управления, первый вход первого блока суммирования является шиной преобразуемого напряжения, вторые входы первого блока суммирования соединены с первыми выходами первого блока коммутации, выход первого блока суммиро:вания соединен с первым входом блока сравнения, выходы источника эталонных напряжений соединены с соответствующими первыми входами первого блока коммутации, вторые входы которого в каждом разряде соединены с выходами соответствующего разряда первого регистра, третьи входы блока коммутации — с выходами соответствующего разряда второго регистра, вторые выходы первого блока коммутации соединены с общей шиной, третьи выходы— с первыми входами второго блока суммирования, выход которого соединен с вторым входом блока сравнения, о т— л и ч а ю шийся тем, что, с целью повышения помехоустойчивости и расширения функциональных возможностей путем обеспечения контроля процесса преобразования, в него введены второй блок коммутации, третий и четвертый регистры, сдвигающий регистр, элемент эквивалентности, элемент И, элемент ИЛИ, при этом первые входы второго блока коммутации соединены с выходами блока эталонных напряжений, вторые входы — .с выходами соответствующих разрядов третьего регистра, третьи входы — с выходами соответствующих разрядов четвертого регистра, вход сброса в "0" которого объединен с входом сброса в "0" третьего регистра и соединены с установочным входом блока управления,первые входы установки в "1" всех разрядов третьего регистра объединены и

1256206

f!70k

Составитель А. Титов ю

Техред A.Êðàâ÷óê КорректорС.Черни

Редактор И. Шулла

Заказ 4836/57

Тираж 816 Подписное,ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауш=кая наб., д. 4!5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 соединены соответственно с первым выходом блока сравнения, первые входы установки в "1" всех разрядов четвертого регистра объединены и соединены с вторым выходом блока сравнения, а вторые входы установки в "1" третьего и четвертого регистров поразрядно объединены и соединены с соответствующими четными выходами блока управления, причем третьи входы первого блока суммирования соединены с первыми выходами втордго блока коммутации, вторые выходы которого соединены с вторыми входами второго блока суммирования, а третьи выходы - с общей шиной, первый выход блока сравнения соединен с входом сдвигающего регистра, выходы которого соединены соответственно с входами элемента эквивалентности, выход которого соединен,с первым входом элемента И,второй вход которого соединен с выходом элемента ИЛИ, входы которого соединены с соответствующими выходами блока управления, выход элемента И является шиной контроля.

2. Преобразователь по п; 1, о тл и ч а ю шийся тем, что,блок управления выполнен на генераторе импульсов, элементе И, сдвигающем репи1О, стре, при этом прямой выход старшего разряда сдвигающего регистра соединен с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, выход эле- мента И подключен к входу синхронизации сдвигающего регистра, причем шина "Запуск" является входом установки в "0" сдвигающего регистра и установочным выходом блока управления, а

20 выходы разрядов сдвиганлцего регистра ,являются соответствечно нечетными и . четными выходами блока управления.