Устройство для сопряжения разнотипных вычислительных машин

 

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах для сопряжения большой ЭВМ высокой производительности с микро-ЭВМ при построении локальных вычислительных сетей. Основной зйдачей изобретения является повьппение достоверности за счет контроля узлов устройства со стороны двух ЭВМ. Устройство содержит блок управления, выходной коммутатор, коммутатор контрольных сигналов, блок канальных приемо-. передатчиков, блок формирования запросных сигналов, два информационных регистра, триггер диагностики, триггеры готовности ввода и вывода, три элемента И. 1 з.п. ф-лы, 5 ип. (О Nd СП

СОЮЗ ижТСНИХ

ИМЩИАЛИСТИЧЕСКИХ

РЕСЛУБЛИК (1Е (11) (14 а 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К AST0PCHOiMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flo делАм изобРетений и ОткРытий (21) 3856973/24-24 (22) 04. 12. 84 . (46) 15.09.86. Бюл, 1(34 (71) Ордена Ленина институт кибернетики им. В.М. Глушкова и Институт соци-. ально-экономических проблем АН СССР (72). В. В. Иванов, А. А. КаленчукПорханова, В. Н. Лещенко, Е. И. Басков, Г. А. Козлов и А. А. Ламден (53) 681.325(088.8) (56) Авторское свидетельство СССР

В 661543, кл, G 06 F 3/04, 1977.

Авторское свидетельство СССР

Ф 922716, кл. G 06 F 3/04, 1979. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ РАЗНОТИПНЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН . (57) Изобретение .относится к. области вычислительной техники и может быть использовано в вычислительных системах для сопряжения большой ЭВМ высокой производительности с микро-ЭВМ при построении локальных вычислительных сетей. Основной задачей изобретения является повышение достовер-. ности эа счет контроля узлов устрой" ства со стороны двух ЭВМ. Устройство содержит блок управления, выходной коммутатор, коммутатор контрольных сигналов, блок канальных приемо-. передатчиков, блок формирования запросных сигналов, два информационных регистра, триггер диагностики, триггеры готовности ввода и вывода, три элемента И. 1 з.п. ф-лы, 5 ил.

1257651

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для сопряжения большой 3ВМ высокой производительности с микро-ЭВМ при построении локальных вычислительных сетей (например, БЭСМ-6 и "Электроника 60").

Целью изобретения является повышение достоверности за счет контроля узлов устройства двумя ВМ, На фиг. 1 представлена блок-схема данного устройства; на фиг. 2— схема блока управления; на фиг. 3— схема выходного коммутатора, на .фиг. 4 — схема блока формирования запросных сигналов, на фиг. 5 — схема коммутатора контрольных сигналов.

Устройство содержит (фиг. 1) блок 1 канальных приемопередатчиков, первый информационный регистр 2, первый .элемент И 3, триггер 4 диагностики, второй элемент И 5, блок. 6 управления, выходной коммутатор 7, блок 8 формирования запросных сигналов, коммутатор 9 контрольных сигналов, третий элемент И 10, триггер 11 готовности вывода, второй информационный регистр 12 триггер

13 готовности ввода.

Блок 6 управления содержит (фиг.2) узел 14 дешифрации управляющих сиг. налов, узел 15 дешифрации адреса, регистр 16 состояния, узел 17 вектора прерывания, второй элемент И 18, четвертый триггер 19, группу 20 канальных передатчиков, первый элемент И 21.

При этом узел 14 дешифрации управляющих сигналов содержит первый триггер 22, дешифратор 23 команд, третий элемент И 24, элемент 25 задержки, четвертый элемент И 26, первый элемент НЕ 27.

Узел 15 дешифрации адреса содержит первый дешифратор адреса, состоящий из группы элементов И-НЕ 28, группы перемычек 29 и элемента И-НЕ

30, первый триггер 31.

Узел 17 вектора прерывания содержит второй триггер 32, седьмой и пятый элементы И 33 и 34, третий триггер 35, восьмой и шестой элементы И

36 и 37, шестой триггер 38, второй элемент НЕ 39, десятый элемент И .40, второй дешифратор адреса 41, девятый элемент И 42.

5 !

О

Выходной коммутатор 7 содержит (Фиг. 3) первый, второй и третий коммутаторы 43, 44 и 45, Блок 8 формирования запросных сигналов содержит (фиг. 4) первый элемент 46 задержки, второй одновнбратор 47, элемент ИЛИ 48, первый одновибратор 49, второй элемент 50 задержки.

Коммутатор 9 контрольных сигналов содержит (фиг. 5) элементы ИЛИ 51 н 52, элемент И-HE 53.

Блок канальных приемопередатчиков служит для согласования электрических параметров логического нуля и логической единицы по полярности и уровню на стыке устройства с центральной машиной (ВМ2) и за счет этого допускает соединение указанных устройств при любом заданном отличии их элементарных баз и формы электрического представления логических значений. Блок 1 может быть собран, например, на основе микросхем 293ЛП1.

Триггер 4 диагностики предназначен для .организации работы устройства в режиме "Диагностика" со стороны ВМ2. Единичный выход триггера 4 диагностики соединен с вторым входом первого элемента И 3 и служит для записи информации в регистр 2.

Кроме того, он связан с первым управляющим входом коммутатора 9, служащего для приема потенциала, разрешающего прохождение информации, находящейся на его втором информационном входе, первым входом запуска блока 8, служащего для запуска формирователя импульсов блока 8, подтверждающего прием информации, и четвертым управляющим входом выходного 7 коммутатора, служащего для приема потенциала изменения направления передачи информации. Нулевой выход триггера 4 соединен с четвертым информационным входом коммутатора 9 и единичный уровень сигнала, находящийся на его выходе, является признаком передачи информации в ре» жиме "Диагностика" со стороны ВМ2 °

Кроме того, он связан с вторЫМ .входом запуска блока 8, служащего для приема вспомогательного . потенциала при работе устройства в режиме "Диагностика .

Блок 8 формирования запускающих сигналов предназначен для формирования сигналов синхронизации при ра1257651 боте устройства в режиме "Диагностика". Второй выход блока 8, служащий для выдачи импульса подтверждения приема информации Данные введены", связан с седьмым информационнь|м входом выходного 7 коммутатора.

Первый выход блока 8, служащий для передачи сигнала "Данные приняты", соединен с третьим входом блока 6 управления и шестым информационным входом выходного 7 коммутатора. Третий выход блока 8 связан с четвертым входом блока 6 управления и первым входом третьего элемента И 10.

Четвертый выход блока 8 соединен с пятым входом блока 6 управления и служит для формирования сигнала прерывания программы ВМ2.

Триггер 11 готовности вывода данных служит для индикации наличия информации, передаваемой ВМ2 в вспомогательную машину (BM1) в первом информационном регистре 2. Пятый выход блока 6 управления соединен с вторым управляющим входом выходного 7 коммутатора и служит для выдачи сигнала прерывания в ВМ2.

Третий информационный выход коммутатора 9 связан с четвертым инфор" мационным входом. выходного 7 комму-, татора и служит для выдачи информации в режиме "Диагностика". Первый, второй .выходы коммутатора 9 подключены к второй шине ввода-вывода информации и служат, соответственно для выдачи в канал разрядов регистра состояния и информации в режиме

"Диагностика".

На фиг. 2 представлен пример реализации блока 6 управления. . Блок 6 содержит дешифратор 14

:управляющих сигналов, первый вход которого подключен к первому входу блока 6, связанного также с первым входом узла 15 дешифрации адреса и информационным входом регистра 16 состояния, второй — к группе входов блока 6, подключенной также к первому входу узла 17 векторного прерывания, третий, служащий для приема сигнала "Устройство выбрано", свя- . зан с выходом узла 15 дешифрации ар; реса. Первый выход дешифратора 14 управляющих сигналов подключен к входу записи регистра 16 состояния, второй — к второму входу второго элемента И 18 и. служит для выдачи сигнала требования прерывания раба45

Выход элемента И 24 через элемент 25 задержки связан с восьмым выходом дешифратора 14 управляющих сигналов.

Узел 17 векторного прерывания содержит триггер 32 требования прерывания на ввод, единичный вход которого связан с третьим входом узла 17, нулевой вход — выходом элемента И 33 и служит для установки последнего в начальное состояние, а выход подключен к второму входу элемента И 34, триггер 35 требования прерывания на ввод, нулевой вход которого подключен к четвертому входу узла 17 векторного прерывания, вто/ рой - к выходу элемента И 36, служащего для установки триггера 35 в

Э5 ты БМ2. Третий выход дешифратора 14 управляющих сигналов связан с четвертым выходом блока 6, четвертый с вторым, пятый — с шестым, шестой— с девятым, седьмой — с вторым входом узла 15 дешифрации адреса и служит для передачи синхраимпульса (СИА) записи сигнала "Устройство выбрано" восьмой — с первым входом канального 20 передатчика и служит для выдачи сигнала синхронизации (СИП). Пер- . вый выход узла 17 векторного прерывания является первым выходом блока 6, второй — восьмым, третий связан с вторым входом канального 20 передатчика и служит для формирования сигналов требования прерывания (ТПР) ВМ1.

Дешифратор 14 управляющих сигналов содержит триггер 22 запоминающий, например, младшие разряды адресного слова и первый вход которого является первым входом дешифратора 14 управляющих сигналов, а второй, вход связанный с группой входов блока управления, служит для приема сигнала синхронизации (СИА). Выход триггера 22 связан с четвертым входом дешифратора 23, первый и второй входы которого связаны с группой входов блока и служат соответственно для приема сигналов "Ввод", "Вывод", третий вход дешифратора 23.подключен к третьему входу дешифратора 14 управляющих сигналов. 1-6 выходы дешифратора 23 подключены к выходам о дешифратора 14 управляющих сигналов и входам элемента И 24, седьмой вход которого связан с группой входов блока и служит для приема сигнала предоставления прерывания (ППР).

5 12 начальное состояние, а выход — второму входу элемента И 37. Первые входы элементов И 34-37 подключены к соответствующим цепям второго входа узла !7 и служат для подачи сигналов разрешения прерывания, выходы — к первому и второму единичному нходу триггера 38, нулевой вход которого связан с ныходом элемента ИНЕ 39, служащего для запоминания сигналов требования прерывания, Первый единичный выход триггера 38 связан с первым входом элемента И 40 и вторым входом дешифратора адреса 41, второй нулевой, являющийся инверсным ныходом первого единичного выхода — e вторым входом элеменга И 33, второй единичный — с вторым входом элемента И 36, первый нулевой являющийся инверсным выходом второго единичного выхода, — с вторым входом элемента И 40, Кроме того, первый вход элементов И 33, 36, 42 служащий для подачи сигнала представления прерывания (ППР) ВМ1, связан с первым входом узла 17, выход элемента И 42 подключен к первому входу дешифратора 41 адреса, а второй вход элемента И 42 — с первым выходом элемента И-НЕ 40, являющегося инверсным выходом второго выхода, связанного с третьим выходом узла 17.

В начальный момент времени триггер 32 находится в "0" состоянии, триггер

35 в н111

Дешифратор 41 адреса формирует адрес вектора прерывания в зависимости от сигналов, подаваемых на его первый и второй вход, он может представлять, например, группу элементов И-HE собранную на микросхемах типа 155ЛА7.

Устройство работает следующим образом.

Обмен информацией между 3BN осуществляется программно в режиме опроса готовности (только для основной ВМ2), или по прерываниям (для обеих). В устройстве предусмотрен режим "Диагностика" со стороны BN1 и ВМ2.

В режиме "Диагностика" со стороны ВМ2 устрой"тво работает следующим образом.

Состояние цепи готовности ВМ1 не влияет на режим. ВМ2 выставляет на информационном входе устройства слова информации, которое через блок lI

57651 6 поступает на информационный вход первого 2 информационного регистра и передает по управляющему входу устройства сигнал Диагностика . Сигнал Диагностика" устанавливает единичный выход триггера 4 диагностики в 10 состояние, нулевой — в 1 кроме того, через элемент И 5 устанавливает триггер ll готовности вывода в 1" состояние.!

Уровень логического 0 с единичного выхода триггера 4 диагностики через элемен И 3 поступает на вход записи регистра 2 и производит запись информации, находящейся на его информационном входе.

Одновременно с записью информационного слова BN2 в регистр 2 отрицательный перепад сигнала с единичного выхода триггера 4 диагностики l5

20 производит запуск первого однонибратора 49 блока 8. Одновибратор 49 формирует отрицательный импульс, который с его выхода поступает на седьмой информационный вход выходного 7

2S коммутатора. В выходном 7 коммутаторе он поступает на второй вход второго 44 магистрального передатчика, с первого выхода которого следует в BN2 и, получив который, последняя

30 снимает установленные данные.

Одновременно с этим уровень логического 0" подается на четвертый управляющий вход выходного 7 коммурой элемент 50 задержки поступает на пятый вход блока 6 управления.

В блоке 6 управления сигнал через элемент И 2! переводит триггер 19 прерывания и состояние 0 . При этом на второй управляющий вход выходно" го коммутатора 7 подается уровень логического . 0". Уровень логическо-. го "0" н выходном коммутаторе 7 пос50

55 татора, первый управляющий вход коммутатора 9, где поступает на первый вход второй группы 52 элементов ИЛИ и разрешает прохождение информационного слона ВМ2 через коммутатор 9

40 на его третий информационный выход, откуда оно поступает на четвертый информационный вход выходного 7 коммутатора, В выходном 7 коммутаторе информа45 ционное слово ВМ2 через первый коммутатор 43 подается на его второй выход и поступает обратно в ВМ2, Отрицательный импульс, сформированный однонибратором 49, через вто1257651 тупает на пятый вход второго коммутатора 44 и с его второго выхода подается в ВМ2, вызывая прерывание программы, свидетельствуя о том, что данные выведены. 5

ВМ2 принимает переданное ею раньше информационное слово и передает по управляющему входу устройства сигнал "Данные приняты". Сигнал

"Данные приняты" через блок 1 поступает на единичный вход триггера 4 диагностики и разрешающий вход блока 8, в котором подается на первый вход элемента ИЛИ 48. При этом триггер 4 диагностики устанавливается в первоначальное состояние "1"

Сигнал !Данные приняты!! не прохо дит через элемент ИЛИ 48, так как длительность этого сигнала меньше, чем время задержки первого элемента 46 задержки, т.е. в этот момент времени на втором входе элемента ИЛИ

48 находится определяющий потенциал "1"

Одновременно с этим отрицательный перепад сигнала с нулевого выхода триггера 4 диагностики производит запуск второго одновибратора 47. Одновибратор 47 формирует отрицательный импульс, который через элемент И 30

10 устанавливает триггер )1 готовности вывода в исходное состояние "О", а также поступает на четвертый вход блока 6 управления, устанавливая триггер прерывания в начальное сос- З5 тояние "1".

ВМ2 на основе сравнения переданной и принятой информации делает вывод о состоянии линии передачи информации. 40

Таким образом контроль работоспособности осуществляется без участия

ВМ1.

В режиме опроса готовности ВМ2 может работать в двух вспомогатель- 45 ных режимах.

При передаче информации из ВМ2 в ВМ1 с контролем правильности ее прохождения управляющая программа

BN2 анализирует состояние готовности.. Если ВМ1 готова к вводу информации, то она установила триггер 13 готовности ввода в состояние "1".

При этом BN2 выставляет на информационном входе устройства слово ин- . формации, которое через блок 1 поступает на информационный вход первого регистра 2 и передает по управляющему входу устройства сигнал

"Диагностика". Далее продолжаются описанные процессы, но при этом управляющая программа ВМ1 производит опрос состояния цепей первого выхода коммутатора 9. Опрос состояния цепей первой выходной шины коммутатора 9 производится канальным цик" лом "Ввод" °

Порядок выполнения этих операций следующий, ВМ1 в адресной части цикла пере. дает по шине ввода-вывода информации адресное слово канала. Слово поступает в выходной 7 коммутатор, на. вход-выход коммутатора 45, с выхода которого передается на первый вход блока 6 управления. В блоке 6 управления поступает на информационный вход регистра 16 состояния, первый вход узла 15 дешифрации адреса, первый вход дешифратора 14 управляющих сигналов. В адресных разрядах адресного слона записан адрес, присвоенный ВМ2.

Адрес BN2 задается на этапе проектирования двухмашинного комплеква и формируется путем запайки перемычек в гнезде 29 узла 15. По коду адреса на выходе элемента К-НЕ 30 по- . является сигнал "Устройство выбрано" который подается на информационный вход триггера 31. ,После установки адресного слова

ВМ1 по группе входов устройства вырабатывает сигнал СИА, поступающий на синхровходы триггеров 22 и 31 и выполняющий запись информации, После этого BN) снимает адресное слово и по группе входов устройства вырабатывает сигнал "Ввод". Сигнал "ВвоД подается на второй вход дешифратора 23, При опросе состояния цепей первого информационного выхода коммутатор 9 в младших разрядах адресного слова BM) записывает код, который вместе с сигналом "Устройство выбра-!! но приводит к появлению сигнала на третьем выходе дешифратора 23, Этот сигнал поступает на второй управляю" щий вход коммутатора 9 и разрушает прохождение информации, находящейся на его 3, 4, 6 и 7-ом информационных входах в канал ВМ1. Одновременно с этим сигнал с третьего выхода дешифратора 23 через элемент И 24 и элемент задержки 25 поступает на пер9 1 вый вход канального передатчика 20, который формирует сигнал СИП, свидетельствующий о том, что данные помещены в канал, и передает его в

ВМI по группе выходов устройства.

ВМI принимает сигнал СИП, данные . снимает сигнал "Ввод" и по заднему фронту сигнала СИП снимает сигнал

СИА, завершая тем самым канальный цикл "Ввод".

На основании анализа принятых данных ВМI делает вывод о том, записана информация или нет в пер вый информационный регистр 2, Если информация записана, то ВМI производит цикл "Ввод". На первом выходе .дешифратора 23 появляется сигнал, который поступает на первый управляющий вход выходного коммутатора 7, который связан с первым входом коммутатора 44. При этом данные находящиеся на его втором входе, поступают на его .первый вход-выход, Одновременно с этим триггер II готовности вывода устанавливается в начальное нулевое состояние.

После того как по управляющему выходу устройства в ВМ2 поступает сигнал "Данные введены", ВМ2 снимает информационной слово.

Параллельно с .этим происходят процессы, описанные для режима "Диагностика" со стороны ВМ2, т.е. передаваемая информация принимается

ВМ2 и контролируется на правильность прохождения.

Этот режит работы дает дополнительные возможности диагностики неисправностей. Так как в случае передачи известной обеим машинам информации, при неисправности одной из первых входной или выходной лийин можно сразу локализовать неисправность.

При передаче информации без контроля управляющая программа ВМ2 анализирует состояние управляющей выходной шины, а именно цепи готовности. Если ВМ! готова к вводу информации, то она установила триггер 13 готовности ввода в состояние "1", При этом BN2 выставляет на информа: ционном входе слово информации, которое через блок 1 поступает на информационный вход первого регистра 2 ,н лередает по управляющему входу сигнап "Данные установлены". Сигнал

"Данные установлены" через элемент

257651 1О

З0

И 3 поступает на вход записи первого информационного регистра 2 н производит запись информации, находящейся на его информационном входе.

Одновременно с этим триггер 11 готовности вывода данных сигналом

"Данные установлены" устанавливается в "1" состояние. ВМI с помощью канального цикла "Ввод" опрашивает состояние цепей первого выхода ком-. мутатора 9. При этом, если в первый информационный регистр 2 записана информация, ВМ! производит ее ввод с помощью канального цикла "Ввод", описанного выше.

В режиме "Диагностика" со стороны ВМ2 устройство работает соедующнм обра ом.

Контроль правильности прохождения информации происходит при помощи канальных циклов "Вывод" и "Ввод", ВМI в адресной части цикла "Вывод" передает по входу-выходу устройства адресное слово н вырабатывает сигнал СИА. Узел 15 дешифрации адреса

I дешифРУет адРес и по сигналу СИА сигнал "Выбор устройства" запоминается в триггере 31 узла 15, а младшие разряды адресного слова - в триггере 22 дешифратора 14 управляющих сигналов. BNI снимает адресное слово, помещает на вход-выход устройства данные и по группе входов устрой" ства передает сигнал "Вывод". Сигнал "Вывод" поступает на третий вход дешифратора 23 узла 14. В соответствии с кодом, записанным в младших разрядах адресного слова, на пятом выходе дешифратора 23 появляется сигнал, который через элемент И 26 поступает на вход записи второго информационного 12 регистра и производит запись информации, находящейся на его информационном входе.

Сигнал с пятого выхода дешифратора также поступает на элемент И 24, с выхода которого через элемент 25 задержки поступает на первый вход канального 20 передатчика, который формирует сигнал СИП.

ВМI, получив сигнал СИП, снимает сигнал "Вывод", установленные данные н сигнал СИА. Информация, записанная во второй регистр 12 через первый коммутатор 43, поступает на его выход. Далее BNI производит цикл "Ввод". При этом код, записан-. ный вмладших разрядах адресного сло-

1257651

10

20

50

55 ва, соответствует шестому выходу дешифратора 23 узла 14. Сигнал с шестого выхода дешифратора 23 через элемент НЕ 27 поступает на вход коммутатора 9 на первый вход первой группы элементов ИЛИ 51. Данные, находящиеся на ее втором входе и поступающие туда с информационного ,выхода устройства, подаются в канал BMl

ВМ1 принимает переданную. раньше информацию, анализируют ее и делают заключение о правильности прохождения информации через вход-выход уст" ройства, выходной коммутатор 7, второй информационный регистр 12, коммутатор 9, В режиме обмена информацией по прерываниям устройство работает следующим образом, Инициатор обмена — вспомогательная машина. Этот режим обмена является для нее единственным режимом передачи информации. Обмен происходит при помощи описанного канального цикла "Вывод". При этом код, передаваемый в младший разряд адресного слова соответствует четвертому выходу дешифратора 23, узла 14. При появлении сигнала на четвертом выходе дешифратора 23 происходит запись информации во второй информационный регистр 12, и установка триггера 19 прерывания блока 6 в

"1" состояние. При этом на втором выходе второго коммутатора 44 появляется сигнал прерывания программы, поступающей в ВМ2.

При передаче информации с контролем правильности ее прохождения ВМ1 производит канальный цикл Ввод

При этом код, записанный в младших разрядах адресного слова, соответствует шестому выходу дешифратора 23 узла 14. Сигнал с шестого выхода дешифратора 23 через элемент НЕ 27 поступает на третий управляющий вход коммутатора 9, в котором следует на первый вход первой группы элементов ИЛИ 51. При этом данные, находящиеся на ее втором входе и поступающие туда с выхода второго информационного регистра 12 через первый коммутатор 43, поступают в канал ВИ1.

ВМ1 принимает переданную ей информацию и на основе ее анализа делает заключение о правильности ее нрохождения.

ВМ2, получив сигнал прерывания, принимает переданные ВМ1 данные и передает по управляющему входу устройства сигнал "Данные приняты который поступает на третий вход блока 6 управления и устанавлирает триггер 19 прерывания в начальное

"01 состояние.

Инициатор обмена - основная машина. В ВИ1 принята векторная система . прерывания. Адрес вектора прерывания при поступлении требования прерывания на ввод или вывод информации различен и записан в дешифраторе 41 адреса узла 17. При работе в режиме прерывания ВМ1 во время канального цикла Вывод" производит в регистр 16 состояния, разрешающие

ВИ1 ввод или вывод информации в режиме прерывания. При этом на первый вход элемента И 34 узла 17 .поступает потенциал, разрешающий или запрещающий работу ВМ1 по вводу информации в режиме прерывания, а на первый элемент И 37 — по выводу информации.

ВИ2 передает требование прерывания на вывод информации сигналом "Дан-. ные приняты", который через блок 1, элемент ИЛИ 48 блока 8 поступает на третий вход блока б управления и устанавливает триггер 35 требования прерывания в "0" состояние.

Сигнал требования прерывания с выхода триггера 35 через элемент И

37, триггер 38 предоставления прерывания, элемент И 40 поступает на второй вход канального передатчика 20, с выхода которого поступает в канал ВМ1.

Процессор ВМ! удовлетворяет требования, вырабатывая сигнал предоставления прерывания (ППР). Сигнал

ППР поступает на второй вход дешифратора 14 управляющих сигналов и первый вход узла 17. В узле 17 он через элемент HE 39 поступает на нулевой вход триггера 38 предоставления прерывания, который запоминает требования прерывания. С выхода элемента И 36 сигнал "1" поступает на единичный вход триггера 35, устанавливая его в состояние "I". Дешифратор 41 адреса помещает адрес вектора на первый выход узла 17 векторного перемещения, связанного с входомвыходом ВМ1.

В дешифраторе 14 управляющий сигнал ППР поступает на четвертый вход

13 12 элемента И 24, с выхода которого чеpcs элемент задержки 25 поступает на первый вход канального передатчика 20. Канальный передатчик 20 формирует сигнал СИП, свидетельствующий о том, что адрес помещен в канал.

ВМ1 принимает вектор прерывания, снимает сигнал IHIP и переходит к обслуживанию подпрограммы прерывания по выводу информации, При передаче информации в ВМ1 по прерываниям устройство работает следующим образом.

ВМ2 выставляет слово информации, передает сигнал "Данные установлены".

Слово информации записывается в первые информационные регистр 2, триггер 1l готовности вывода устанавливается в "1" состЬяние, в блоке 6 управления триггер 32 требования

l l t1 прерывания устанавливается также 1 состояние, Сигнал с выхода триггера 32 требования прерывания через элемент И 34 поступает на триггер 38, с первого единичного выхода которого поступает на первый вход элемента

И 40 и на второй вход дешифратора 41 адреса, а с второго нулевого выхода— на второй вход элемента И 33. С прямого выхода элемента И 40 сигнал ТПР поступает на второй вход канального передатчика 20, с выхода которого поступает в канал ВМ1: Далее повторяются описанные процессы, но при этом формируется вектор прерывания на ввод информации. формулаизобретения

Устройство для сопряжения разнотипных вычислительных мапин (BN), содержащее блок управления, выходной коммутатор, коммутатор контрольных сигналов, два информационных регистра, триггер готовности ввода, причем информационный вход-выход выходного коммутатора, первый и второй информационные выходы коммутатора контрольньгх. сигналов и первый выход блока управления подключены к ин.формационному входу-выходу первой

ВМ, первый информационный выход выходного коммутатора соединен с первым информационным входом коммутатора контрольных сигналов и подключен к информационному входу второй

ВЖ, группа входов блока управления подключена к группе управляющих вы57651

5

35 0

55 ходов первой BM группа выходов блока управления подключена к группе управляющих входов ВМ, второй информационный выход выходного коммутатора подключен к управляющему входу второй ЗМ, при этом выход первого информационного регистра соединен с вторым информационным входом коммутатора контрольных сигналов и первым информационным входом выходного коммутатора, первый управляющий вход которого соединен с вторым выходом блока управления, третий выход которого соединен с единичным входом триггера готовности ввода, выход которого соединен с третьим информационным входом коммутатора контрольных сигналов и в" îðûì информационным входом выходного коммутатора, третий информационный выход выходного коммутатора соединен с информационным входом второго информационного регистра, нулевым входом триггера готовности ввода и первым входом блока управления, четвертый выход которого сЬединен с входом записи второго информационного регистра, выход которого соединен с третьим информационным входом выходно-, го коммутатора, второй управляющий вход которого соединен с пятым выходом блока управления, третий информационный выход коммутатора контрольных сигналов соединен с четвертым информационным входом выходного коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности за счет контроля узлов устройства, в него введены блок канальных приемопередатчиков, блок формирования запросных сигналов, триггер диагностики, триггер готовности вывода, три элемента И, причем первый информационный вход блока канальных приемопередатчиков подключен к информационному выходу второй ВМ, второй информационный вход блока канальных приемопередатчиков подключен к управляющему. выходу второй BN, первый информационный выход блока приемопередатчиков соединен с информационным входом первого информационного регистра, вход записи которого соединен с выходом первого элемента И, первый вход которого соединен с вторым информационным выходом блока канальных приемопередатчиков, третьим управляющим

1257651

15

55 входом выходного коммутатора, вторым входом блока управления, первым входом второго элемента И, выход которого соединен с единичным входом триггера готовности вывода, единичный выход которого соединен с пятым информационным входом выходного коммутатора, шестой информационный вход которого соединен с третьим входом блока управления и с первым выходом запроса блока формирования запросных сигналов, вход разрешения которого соединен с единичным входом триггера диагностики и третьим информационным выходом блока канальных приемопередатчиков, четвертый информационный выход которого соединен со вторым входом второго элемента И и нулевым входом триггера диагностики, единичный выход которого соединен с вторым входом первого элемента И, первым входом запуска блока формирования запросных сигналов, первым управляющим входом ком.мутатора контрольных сигналов, четвертым управляющим входом выходного коммутатора, седьмой информационный вход которого соединен с вторым выходом запроса блока формирования запросных сигналов, второй вход запуска которого соединен с нулевь1м выходом триггера диагностики, четвертым информационным входом коммутатора контрольных сигналов, второй управляющий вход которого соединен с шестым выходом блока управления, четвертый вход которого соединен с третьим выходом запуска блока формирования запросных сигналов и первым входом третьего элемента И, выход которого соединен с йулевым входом триггера готовности вывода, нулевой выход которого соединен с пятым информационным входом коммутатора контрольных сигналов, шестой и седьмой информационные входы которого соединены с седьмым и восьмым выходами блока управления соответственно., девятый выход которого соединен с третьим управляющим входом коммутатора управляющих сигналов, четвертый выход запроса блока формирования запросных сигналов соединен с пятым входом блока управления, второй выход которого соединен с вторым входом третьего элемента И, причем блок управления содержит два дешифратора адреса, дешифратор команд, шесть триггеров, регистр состояния, группу канальных передатчиков, десять элементов И, два элемента НЕ, элемент задержки, причем информационный вход регистра состояния соединен с информационным входом первого дешифратора адреса, информационным входом первого триггера и является первым входом блока управления, единичный вход второго триггера яв5

10 5

20 блока управления, второй выход деляется вторым входом блока управления, нулевой вход третьего триггера соединен с первым входом первого элемента И и является третьим входом блока управления, первый вход второго элемента И является четвертым входом блока управления, второй вход первого элемента И является пятым входом блока управления, выход второго дешифратора адреса является первым выходом блока управления, первый выход дешифратора команд соединен с первым входом третьего элемента И и является вторым выходом шифратора команд соединен с вторым входом третьего элемента И, с входом записи регистра состояния и является третьим выходом блока управления, выход четвертого элемента И являет- . ся четвертым выходом блока управления, единичный выход четвертого триг" гера является пятым выходом блока управления, третий выход дешифратора команд соединен с третьим входом третьего элемента. И и является шестым выходом блока управления, нулевой выход четвертого триггера является седьмым выходом блока управления, выход регистра состояния соединен с первыми входами пятого и шестого элемента И и является восьмым выходом блока управления, выход первого элемента НЕ является девятым выходом блока управления, вход второго элемента НЕ. первые входы седьмого, восьмого, девятого элементов И, четвертый вход третьего элемента И, первый, второй входы дешифратора команд, синхровходы первого ч пятого триггеров образуют группу входов блока управления, выходы каналыщх передатчиков группы образуют группу выходов блока управления, при этом в блоке управления выход первого дешифратора адреса соединен с информационным входом пятого триггера, выход которого соединен с третьим

17

18

1257651 входом дешифратора команд, четвертый вход которого соединен с выходом Первого триггера, четвертЬ и выход дешифратора команд соединен с пятым входом третьего элемента И, первым входом четвертого элемента И и вторым входом второго элемента И, выход которого соединен с единичным входом четвертого триггера, нулевой вход которого соединен с выходом первого элемента И, второй вход четвертого элемента И соединен с пятым выходам дешифратора команд и шестым входом третьего элемента И, седьмой вход которого соединен с шестым выходом дешнфратора команд и входом первого элемента НЕ, выход третьего элемента И соединен с входом элемента задержки, выход которого соединен с первым информационным входом канальных передатчиков группы, второй информационный вход которых соединен с прямым выходом десятого элемента И„ инверсный выход которого соединен с вторым входом девятого элемента И, выход которого соединен с первым входом второго дешифратора адреса, второй вход которого соединен с первым единичным выходом шестого триггера и первым входом десятого элемента И, второй вход которого соединен с первым нулевым выходом шестого триггера, второй нулевой выход которого соединен с вторым входом седьмого элемента И, выход которого соединен с нулевым входом второго триггера, выход которого соединен с вторым входом пятого элемента И, выход которого соединен с первым единичным входом шестого триггера, второй. единичный выход которого соединен с вторым входом восьмого элемента И, выход которого соединен с единичным входом третьего триггера, выход которого соединен с вторым входом шестого элемента И, выход которого соединен с вторым единичным входом шестого триггера, ну l0 левой вход которого соединен с выходом второго элемента НЕ.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок формирования запросных сигналов содержит два одновибратора, два элемента задержки, элемент ИЛИ, причем вход первого одновибратора является первым входом запуска блока формирования запросных сигналов, вход второго одновибратора соединен с входом первого элемента задержки и является вторым входом запуска блока формирования запросных сигналов, первый вход элемента ИЛИ является входом разрешения блока формирования запросных сигналов, выход элемента КПИ является первым выходом блока форми- рования запросных сигналов, выход первого одновибратвра соединен с входом второго элемента задержки и является вторым выходом блока формирования запросных сигналов, выходы второго одновибратора и второго эле35 мента задержки являются третьим и четвертым выходами блока формирования запросных сигналов, выход первого элемента задержки соединен с вторым входом элемента ИЛИ.

1257б5!

1257651

Составитель С. Пестмал

Редактор M. Недолуженко Техред Л.Сердюкова

Корректор С. Черни

Заказ 4958/48 Тираж 671 Подписное

ВНИКНИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Укгород, ул. Проектная, 4