Устройство цифроаналогового преобразования

 

Изобретение относится к области вычислительной и цифровой измерительной техники и может быть использовано для преобразования цифровых величин в аналоговые. Изобретение позволяет повысить точность цифроаналогового преобразования за счет улучшения линейности характеристики преобразования. Повышение линейности характеристики преобразования обеспечивается с помощью введенных арифметико-логического устройства и второго коммутатора, которые позволяют учитывать отклонение реальных весов разрядов цифроаналогового преобразователя от требуемых, соответствующих весам избыточного измерительного кода, в Процессе преобразования входного кода в аналоговый сигнал. 1 з.п. ф-лы, 4 ил, 1 табл. § (Л ю ел 00 4;; СХ)

СОЮЗ СОВЕТСНИК

PECflYSËÈК

yg4H 03 М 1 66

0llHCAHNE ИЗОБРЕТЕНИЯ

К ASTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3811432/24-24 (22) 29. 10.84 (46) 15.09.86. Бюл, 11 34 (72) А.П.Стахов, В.И.Моисеев, А.Д.Азаров, В.Я.Стейскал и И.П.Степанова (53) 681.325 (088.8) (56) Микроэлектронные цифроаналоговые и аналого-цифровые преобразователи информации /Под ред. В,Б.Смолова. Л.: Энергия, 1976, рис. 7-9, с. 197.

Авторское свидетельство СССР

В 1221754, кл. Н 03 M 1/66, 15.08.84. (54) УСТРОЙСТВО ЦИФРОАНАЛОГОВОГО ПРЕОБРАЗОВАНИЯ (57) Изобретение относится к области вычислительной и цифровой измеритель„„5U„„1257848 А1 ной техники и может быть использовано для преобразования цифровых величин в аналоговые. Изобретение позволяет повысить точность цифроаналогового преобразования эа счет улучшения линейности характеристики преобразования . Повышение линейности характеристики преобразования обеспечивается с помощью введенных арифметико-логического устройства и второго коммутатора, которые позволяют учитывать отклонение реальных весов разрядов цифроаналогового преобразователя от требуемых, соответствующих весам избыточного измерительного кода, в йроцессе преобразования входного кода в аналоговый сигнал. 1 з.п. ф-лы, 4 нл, 1 табл.

1257848

<40 <О 1Р. 1 n-Al tl ТР.

Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобраэснания цифровых величин в анало*.оные.

Цель изобретения — повышение точности за счет улучшения линейности характеристики преобразования.

На фиг. 1 приведена функциональная схема устройства цифроаналогового преобразования, на фиг. 2 — функциональная схема блока управления, на фиг. 3 и 4 — граф-схема алгоритма работы устройства.

Устройство цифроаналогового преобразования (фиг. 1) содержит арифметико-логическое, устройство 1 (АПУ), шины 2 преобразуемого кода, первый и второй цифровые коммутаторы 3 и 4 (ЦК), первый и второй регистры 5 и 6 (РГ), постоянное запоминающее устройство 7 (ПЗУ), оперативное запоминающее устройство 8 (ОЗУ), цифроаналоговый преобразователь 9 (ЦАП), блок

1О аналогового запоминающего устройства (БАЗУ), блок l 1 сравнения (БС), регистр 12 последовательного приближения (РПП), регистр 13 сдвига (PrC), блок 14 управления. (БУ), выходную шину 15 устройства, первую и вторую управляющие шины 16 и 17, которые подключены к первому и второму входам блока 14 управления, шину "Запуск", которая подключена к третьему входу блока 14 управления . Последний имеет также четвертый и шестой входы 18 и 19 и четырнадцать выходов 20-33.

Блок 14 управления содержит первый и нторой регистры 34 и 35, генератор 36 тактовых импульсов и постоянное запоминающее устройство 37.

Цифроанало гоный преобразователь

9 пр едла гаемо го устройства должен быть выполнен на основе избыточных измерительных кодов (ИИК) .

Наличие в разрядах преобразователя, построенного на основе ИИК, отклонений весов разрядов от требуе мых значений н определенных пределах не приводит к "разрывам выходной характеристики, хотя последняя будет иметь скачкообразный характер . Например, при построении ЦАП на основе кода "золотой" пропорции, либо фибоначчи "разрывов" выходной характеристики не будет, если веса разрядов

55 изготанливать с погрешностью не хуже

23,67, Предлагаемое устройство функционирует н двух режимах: поверки и непосредственного цифроаналогового преобразования с коррекцией.

В режиме поверки определяются коды реальных значений весов разрядов

ЦАП 9, причем разряды делятся на группу старших (поверяемых) и на группу младших (неповеряемых) разрядов.

Такой подход справедлив при формировании весов разрядов с одинаковой относительной погрешностью Ю . В это случае абсолютные отклонения 4Я, от требуемых значений Я,р для старших разрядов будут большими, а для младших — малыми. Поэтому коды реальных значений весов младших разрядов Кр., t полученные после изготовления устройства, записываются в ПЗУ 7 и используются при функционировании.

Определение кодов КР реальных

Ф значений весов разрядов производится только для группы иэ m старших разрядов, Значения т определяются из условия где n — количество разрядов ЦАП, Qn„„, — отклонение от требуемого, — значения (ii +1)-го разряда;

Q„ — значения первого и второго

I младших разрядов соответственно.

Коды реальных значений весов старших разрядон определяются в результате поверки и хранятся в ОЗУ 8. Определение кодов реальных значений весов К начинается с (ii-m+1)-го

Р разряда и осуществляется последовательно от младших разрядов к старшим. Регистр 13 сдвига обеспечивает включение поверяемого разряда, С выхода ЦАП 9 аналоговая величина ЯР„ поступает в БАЗУ 10 и запоминается.

Затем осуществляется процесс поразрядного уравновешивания сигнала

Q компенсирующим сигналом А

Рн-ти с запрещением включения поверяемого разряда. Одновременно с этим в

АЛУ 1 формируется код реального значения веса Кр, который записы 1-PY) 4 1 нается в ОЗУ 8.

При определении кодон реальных значений весов последующих разрядов используются реальные значения ве1257848 сов кодов, хранимые в ПЗУ 7, а также определенные в результате поверки ° и записанные в ОЗУ 8. Процесс поверки на этом заканчивается.

В режиме непосредственного преобразования участвуют все блоки устройства за исключением БАЗУ 10, БС

11, РГС 13. Входной код, поступающий на входные шины 2 устройства, записывается во второй. регистр 6, преобразуется при помощи АЛУ 1, ПЗУ 7, ОЗУ 8, РПП 12, РГ 5, ЦК 3, ЦАП 9 в выходной аналоговый сигнал А,„ . Выходной сигнал А .,„ снимается с выхода 15 устройства.

Работа устройства в режиме поверки осуществляется следующим образом.

По сигналам БУ 14 происходит обнуление РГ 6, установление в начальное состояние РПП 12, запись исходного кода в РГС 13, ЦК 3 коммутирует на вход ЦАП 9 выход РГС 13. На выходе ЦАП 9 появляется аналоговый сигнал Qð„, который поступает на вход БС 11, запоминается в БАЗУ 1О.

Процесс уравновешивачия р, выходным компенсирующим сигналом ЦАП

9 А» происходит по методу поразрядного кодирования. Запрещение включения поверяемого разряда осуществляется в результате анализа выходного сигнала БС 11. Сигнал 29 БУ 14 задает выбор ячейки ПЗУ, содержимое которой поступает на вход АЛУ 1. Формирование кода реального значения веса происходит в АЛУ 1. Код, сформированный в АЛУ 1, через ЦК 4 поступает на вход РГ 6 н записывается в него под действием сигнала 31 БУ

14. По сигналу БУ 14 этот код переписывается в ОЗУ 8, На этом процесс поверки (- р+ 1) -го разряда заканчивается.

Далее по командам БУ 14 обнуляется РГ 6, производится сдвиг РГС 13 и выполняется поверка следующего

1 старшего разряда. Получение реального веса (ь-и+2) -ro разряда происг х одит аналогично описанному. Процесс поверки за канчивается после определения кодов реальных значений весов всех старших разрядов.

5 В режиме непосредственного преобразования устройство функционирует следующим образом.

Входной код К записывается ЦК 4 при помощи РГ 6 и сигналов БУ 14 и сравнивается при помощи АЛУ 1 с кодом реального веса старшего разряда

Кр„. При сравнении анализируется сигнал переноса Z„AJIY 1, который находится в режиме вычитания. Причем сигнал переноса Z . определяется следующим выражением:

1, если К Кр;

О, если К > Кр., Если Z„=- О, то содержимое РГ 6 не изменяется, а в РПП 12 записывается ноль прн помощи БУ 14.

Если Z„= 1, то результат К-Нр (дальнейшее сравнение производится с остатком К-Кр„) записывается в РГ 4, а в РПП 12 записывается единица.

Далее код К сравнивается с кодом реального веса Кр„, следующего разряда. В дальнейшем преобразование входного кода K в рабочий код Кр

ЗО происходит аналогично. Заканчивается процесс после n — го сравнения содержимого РГ 4 с кодом реального веса младшего разряда 1

Кр, который по сигналу БУ !4 перепишется в РГ 5, после чего на выходе 15 устройства появится аналоговая величина L g,ь!х °

<б На этом цифроаналоговое преобразование входной величины заканчивается.

Необходимые для управления функционированием устройства цифроаналогового преобразования управляющие и условные сигналы, соответствующие граф-схеме алгоритма (фиг. 3 и 4), приведены в таблице для h =5, m= 2.

1257848

Примечание

Х, Режим 1

Х Режим 2

При Х, =1 - поверка

При Х =1 — разрешение преобразования

18

Сигнал переноса

Выходной сигнал БС

При Х =1 — включают разряд

Y Адрес ЦК 4

При Y =1 — коммутируется вход 2

Импульс записи

РГ 6

Обнуление РГ 6

Запись-считывание

ОЗУ 8

При 74 =1 — запись

Адрес ПЗУ 7 и ОЗУ 8

Выборка ПЗУ 7 и ОЗУ 8 При У$.=1 — выборка

ПЗУ 7

33

Режим АЛУ 1

При Y =1 — вычитат ние

Y Режим РГ 5

При Y =0 - запись

Начальная установка

У«

23

У, Адрес ЦК 3

При Y =1 — коммутируется РГС 13

Сдвиг РГС 13

Выборка БАЗУ 10

Yå3

Входы выходь блока

Обозна- .Наименование сигначения, лов

Y Синхроимпульс РПП 12

У, Информационный вход

РПП 12

$ $

101

011

001 $

5-й разряд

4-й разряд

3-й разряд

2-й разряд

1-й разряд

1257848

При данной разрядности управляющий адресный сигнал Y будет состоять йэ трех сигналов Y» Y» Y>, приз чем код реального значения веса старшего (первого) разряда будет записан по адресу 101 (Y =1, Y,, =О; Y„=;1), а код требуемого значения веса младше го (пят ого) разряда будет записан по адресу 001 (Y„ =1; У1О =0; У =О), Алгоритм состоит из (см. фиг. 3 и 4):1 вершин 1-2 — обнуление РГ 6, начальная установка РГС 13, выборка БАЗУ 10; вершин 3-15 — кодирование А< с запретом, вершины 16 — запись <р, в ОЗУ 8," вершин 17-18 — обнуление РГ 6, сдвиг РГС 13, выборка БАЗУ 10; вершин 19-32 — кодирование 4q с запретом; вершины 33 — запись

2 устройства, подача импульса записи вРГ6; вершин 36-56 — непосредственное цифроаналоговое преобразование.

Формула изобретения

1 . Устройство цифроанало гово ro преобразования, содержащее цифроана- З0 логовый преобразователь, выход которого является выходной шиной устройства и подключен к первому входу блока сравнения и информационному входу блока аналогового запоминающего уст- З5 ройства, выход которого подключен к второму входу блока сравнения, управляющий вход — к первому выходу блока управления, второй выход которого подключен к первому входу ре- 40

d гистра сдвига, выходы которого подклЮчены к первым информационным входам первого цифрового коммутатора, выходы которого подключены к входам цифроаналогового преобразователя, 45 вторые информационные входы подключены к выходам первого регистра, -управляющий вход которого подключен к третьему выходу блока управления, четвертый выход которого подключен 50 к управляющему входу первого цифрового коммутатора, пятый выход — к второму.входу регистра сдвига и первому входу регистра последовательного приближения, шестой и седьмой вы- 55 ходы — к второму и третьему входам регистра последовательного приближения восьмой выход подключен и перС. вому управляющему входу оперативного запоминающего устройства, выходы которого объединены с выходами постоянного запоминающего устройства, первый управляющий вход которого объединен с вторым управляющим входом оперативного запоминающего устройства и подключен к девятому выходу блока управления, десятые выходы которого подключены к адресным входам, постоянно го и оперативного запоминающих устройств, одиннадцатый и двенадцатый выходы — к первому и BTQ рому управляющим входам второго регистра, первый и второй входы блока управления являются первой и второй управляющими шинами, третий вход является шиной "Запуск", о т л и ч аю щ е е с я тем, что, с целью повьппения точности за счет улучшения линейности характеристики преобразования, введены арифметико-логическое устройство и второй цифровой коммутатор, управляющий вход которого подключен к тринадцатому выходу блока управления, первые информационные входы являются шинами преоб.! разуемого кода, вторые информационные входш подключены к первым выходам арифметико-логического устройства, выходы подключены к информационным входам второго регистра, выходы которого подсоединены к информационным входам оперативного запоминающего устройства и первым информационным входам арифметико-логического устройства, вторые информационные входы которого подключены к объединенным выходам постоянного и оперативного запоминающих устройств, управляющий вход подключен к четырнадцатому выходу блока управления, четвертый вход которого подключен к второму выходу арифметико-логического устройства, а пятый вход подключен к выходу блока сравнения, при этом выходы регист-. ра последовательного приближения подключены к информационным входам первого регистра.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок управления выполнен на первом и втором регистрах, генераторе тактовых импульсов и постоянном запоминающем устройстве, выходы с первого по четырнадцатый которого подключены к информационным входам первого регистра, входы с первого по четвертый яв1257848

10 иа ляются соответственно первым, вторым, четвертым и пятым входами блока управления, входы с пятого по десятый подключены к соответствующим выходам второго регистра, информационные вхо- $ ды которого подключены соответственно к выходам постоянного запоминающего устройства с пятнадцатого по двадцатый, первый управляющий вход второго регистра является третьим входом блока управления, второй управляющий вход подключен к прямому выходу генератора тактовых импульсов, инверсный выход которого подключен к управляющему входу первого регистра, выходы с первого по третий которого являются тринадцатым, двенадцатым и одиннадцатым выходами блока управления, четвертые выходы являются десятыми выходами блока управления, выходы с пятого по четырнадцатый являются соответственно деЪятым, восьмым, четырнадцатым, третьим, седьиим, шестым, пятым, четвертым, вторым и первым выходами блЬка управления.

_#_

Ж

7g

78

77

77

Я

7»

7/

12 >"1848

Фиа 3

1257848

Составитель В.Першиков

Редактор М.Петрова Техред Л.Сердюкова Корректор Е.Сирохман

<Заказ 6358 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д . 4/5 .Производственно-полиграфическое предприятие, r. Ужгород, ул . Проектная, 4