Квадратор

 

Изобретение относится к области автоматики и вычислительной техники, предназначено для формирования суммы и разности квадратов двух величин, представленных в цифровой или аналоговой форме, и является усовершенст-, рованием устройства по авт. св. № 1180885. Цель изобретения расширение функциональных возможностей путем одновременного формирования суммы и разности квадратов двух чисел. Эта задача решается тем, что квадратор дополнительно содержит регистр сдвига, сумматор, триггер, элементы И и ИЛИ. Информационный выход регистра свдига подключен к первому информационному входу сумматора, выход которого подключен к информационному входу регистра сдвига. Информация в устройстве представляется в числоимпульсном коде. В результате работы кольцевой структуры сумматор - регистр сдвига на выходе последнего формируется разность квадратов двух двоичных кодов. Фиксируется знак разности и случай равенства операндов. 2 ил. с SS (Л ISO

COOS СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (1Ю (11) А2 (5р 4 G,06 F 7/552

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(Ф у

ОПИСАНИЕ ИЗОБРЕТЕНИЯ . 1;!

Н ABTOPCKOMV СВИДЕТЕЛЬСТВУ,, Ю, Мий (61) 1180885 . (21) 3848755/24-24 (22) 29.01.85 (46) 23.09.86. Бюл. 1(- 35 (71) Институт электродинамики

АН УССР (72) Г.Л. Баранов и В.Л. Баранов (53) 681.325 (088.8) (56) Авторское свидетельство СССР

В 1180885s кл. С 06 F 7/552» 1983. (54) КВАДРАТОР (57) Изобретение относится к области автоматики и вычислительной техники, предназначено для формирования суммы и разности квадратов двух величин, представленных в цифровой или аналоговой форме, и является усовершенст-, вованием устройства по авт. св.

9 1180885. Цель изобретения расширение функциональных воэможностей путем одновременного формирования суммы и разности квадратов двух чисел.

Эта задача решается тем, что квадратор дополнительно содержит регистр сдвига, сумматор, триггер, элементы

И и ИЛИ. Информационный выход регистра свдига подключен к первому информационному входу сумматора, выход которого подключен к информационному входу регистра сдвига. Информация в устройстве представляется в числоимпульсном коде. В результате работы кольцевой структуры,."сумматор — регистр сдвига" на выходе последнего

Я формируется разность квадратов двух g двоичных кодов. Фиксируется знак разности и случай равенства операндов.

2 ил.

Выход регистра 20 сдвига соеди- нен с первым входом сумматора 21, выход и второй вход которого соединены соответственно с первым информационным входом регистра 20 сдвига и с выходом элемента И 23. Вход синхронизации регистра 20 сдвига соединен с первым выходом блока 15 синхрони- зации, второй выход которого соеди-C нен с первым входом элемента ИЛИ

24 и с входом разрешения установки в ноль регистра 20 сдвига, второй информационный вход которого подключен к нулевой шине квадратора. Выход элемента И 9 соединен с первым вхо1 125882

Изобретение относится к области автоматики и вычислительной техники, предназначено для формирования суммы и разности квадратов двух величин, представленных в цифровой или аналоговой форме, и является усовершенствованием квадратора по авт.св.

Р 1180885.

Цель изобретения заключается в расширении функциональных возможнос- 10 тей путем формирования суммы и разности квадратов двух величин.

На фиг. 1 изображена структурная схема квадратора; на фиг. 2структурная схема блока синхрониза- 15 ции тактователя импульсов.

Квадратор содержит регистры 1 и

2 сдвига, первый сумматор 3, первый триггер 4, элементы ИЛИ 5-7, элементы И 8-10, элементы 11-13 задерж- 211 ки, коммутатор 14, блок 15 синхронизации, первый и второй тактователи

16 и 17 импульсов, формирователи 18 и 19 импульсов, третий регистр 20 сдвига, второй сумматОР 21, Второй 25 триггер 22, четвертые элементы И

23, ИЛИ 24, информационные входы

25 и 26, выход знака разности квадратов квадратора 27..

Блок синхронизации содержит генератор 28 импульсов, распределитель

29 импульсов, генератор 30 одиночных импульсов, триггер 31, коммутаторы 32 и 33, элемент НЕ 34, выходные шины 35-38.

Тактователь 16 или 17 импульсов содержит два элемента И-HE 39 и 40, два элемента НЕ 41 и 42, элемент

ИЛИ 43, триггер 44, два входа 45 и

46 три выхода 47 49.

9 °

Выход регистра 1 сдвига соединен с первым входом первого сумматора 3, выход которого подключен к первому информационному входу регистра 1, вход синхронизации которого соединен с входом синхронизации регистра.

2 сдвига и первым выходом блока 15 синхронизации, второй выход которого соединен с входами разрешения установки h ноль регистра 1 и 2 сд вига, вторые информационные входы которых подключены к нулевой шике квадратора. Выход Регистра 2 сдвига соединен с инверсным входом сброса триггера 4 и с первым входом эле мента ИЛИ 5, второй вход которого соединен через элемент 11 задержки с прямым выходом первого триггера 4, первый информационный вход регистра

6 2

2 сдвига соединен с выходом элемен. та И 8, первый и второй входы которого соединены соответственно с выходом элемента ИЛИ 5 и с инверсным выходом триггера.4, информациионный вход которого соединен с первым выхо. дом тактователя 16 импульсов, второй выход которого соединен с первым входом элемента И 9, выход которого подключен к второму входу сумматора 3, а второй вход соединен с выходом коммутатора 14, управляющий вход которого соединен со вторым выходом тактователя 17 импульсов, информационный вход которого соединен с информационным входом тактователя .

16 импульсов и третьим выходом блока

15 .синхронизации, четвертый выход которого соединен с первым входом элемента ИЛИ 7, второй вход которого через элемент 12 задержки подключен к выходу регистра 2 сдвига.

Выход элемента ИЛИ 7 соединен со вторым информационным входом коммутатора 14 и через элемент 13 задержки с первым информационным входом коммутатора 14. Пятый выход блока 15 синхронизации соединен с входом запуска формирователей 18 и 19 импульсов, информационные входы . которых являются информационными входами 25 и 26 квадратора. Выход формирователя 18 импульсов соединен с первым вхрдом элемента ИЛИ 6, выход которого соединен с входом управления тактователя 16 импульсов.

Выход формирователя 18 импульсов соединен с первым входом элемента

И 1О, выход которого соединен с входом управления тактователя 17 импульсов, а второй вход соединен со вторым входом элемента ИЛИ 6 н выходом формирователя 19 импульсов.

1258826 дом элемента И 23, второй вход которого соединен с третьим выходом тактователя 17 импульсов. Информационный вход и вход сброса триггера 22 соединены соответственно с выходом формирователя 19 импульсов и с выходом элемента ИЛИ 24, второй вход которого соединен с выходом формирователя 18 импульсов.

Выход генератора 28 импульсов бло" 10 ка 15 синхронизации соединен с выходом 35 блока 15 синхронизации и с входом распределителя 29 импульсов, первый выход которого соединен с выходом 38 блока 15 синхронизации, 15 а второй выход соединен с выходом

37 блока 15 синхронизации, входом сброса триггера 31 и информационным входом генератора 30 одиночных импульсов, управляющий вход которого 20 соединен с выходом коммутатора 32, первый вход которого соединен с земляной шиной, а второй через элемент

НЕ 34 подключен к земляной шине.

Выход генератора 30 одиночных импуль- 25 сов подключен к входу коммутатбра

33, первый выход которого соединен с информационным входом триггера 31, прямой выход которого подключен к второму выходу 36 блока 15 синхронизации. Второй выход коммутатора 33 соединен с выходом 38 блока 15 синхронизации, Первый вход элемента И-НЕ 39 соединен с информационным входом 45 тактователя 16 или 17 импульсов

35 (фиг. 2) и с первым входом элемента

ИЛИ 43, выход которого соединен с первым входом элемента И-НЕ 40, выход которого соединен со sòoðûì входом элемента И-НЕ 39, выход которого соединен со вторым входом элемента И-НЕ 40 и через элемент

НЕ 41 соединен с первым выходом 47 тактователя, управляющий вход 46 которого через элемент НЕ 42 соеди; нен со вторым входом элемента ИЛИ

43 ° Второй 48 и третий 49 выходы тактователя соединены соответственно с пряьым и инверсным выходами

50 триггера 44, информационный вход и вход .сброса которого соединены соответственно с выходом элемента

И-НЕ 40 и с информационным входои

45 тактователя.

В качестве коммутатора 33 может быть использован, переключатель на два положения, а коммутатор 32 может быть выполнен в виде кнопочного переключателя.

В качестве формироват лей 18 и

19 иипульсов могут быть использованы при аналоговой форме представления входной информации преобразователи аналог-длительность импульсов, при цифровой форме представления входной информации - кодоуправляемый таймер в режиме ширртно-импульсной модуляции или гибридные вычислители.

Квадратор работает следующим образом.

В исходном состоянии коммутатором 33 блока 15 .синхронизации под- ключается выход генератора 30 одиночнв .к импульсов к информационному вхоI ду триггера 31. Генератор 28 тактовых импульсов блока 15 синхронизации формирует последовательность тактовых импульсов, из которых и-разрядный распределитель 29 импульсов формирует п-последовательностей импульсов длительностью l/f, периодом Т=п/f, сдвинутых друг относительно друга на время с =1/f, где f — частота тактовых импульсов генератора 28, n — количество разря-. дов регистров 1, 2 и 20 сдвига.

Коммутатором 32 подают сигнал логической "!" с выхода элемента НЕ

34 на вход запуска генератора 30 оди" ночщж импульсов, на выходе которого выделяется одиночный импульс из последовательности и-го разряда рас. пределителя 29 импульсов. Выходной импульс генератора 30 одиночных им-. пульсов через коммутатор 33 поступает на информационный вход триггера 31, устанавливая его в единичное состояние. Сигнал логической "1" пРяиого выхода триггера 31 устанавливает триггер 22 в нулевое состояние и поступает на входы разрвшения установки в "0" регистров 1,2 и 20 сдвига, которые под действием тактовых импульсов, поступакицих с первого выхода блока 15 синхронизации, устанавливаются в нулевое состояние, по-. скольку найх втором информационном входе действует сигнал логического

"0". Триггер 4 устанавливается в нулевое состояние нулевым сигналои, сдвигаемыми с выхода регистра

2 сдвига. Такии образом, в ис» ходном состоянии находятся регистры 1, 2 и 20 сдвига, а также триггеры 4 и 22 находятся в нулевом состоянии. В исходном состоянии при

S 12 нулевом сигнале на входе управления коммутатор 14 подключает выход элемента ИЛИ 7 ко второму входу :элемента И 9.

Режим вычислений устанавливается коммутатором 33 путем подключения выхода генератора 30 одиночных импульсов к входам запуска формирователей 18 и 19 импульсов. Вычисления в квадраторе начинаются после запуска с помощью коммутатора 32 генератора 30 одиночных импульсов, выходной импульс которого запускает формирователи 18 и 19 импульсов.

На выходах формирователей 18 и 19 импульсов формируются импульсы, длительность которых пропорциональна сигналам (аналоговым или цифровым), действующим на информационных входах 25 и 26 устройства.

Если длительность выходных импульсов формирователей 18 и 19 импул сов различна, то наибольший по длительности импульс выделяется на выходе элемента ИЛИ 6, а импульс меньшей длительности - на выходе эле мента И 10, под действием которого тактователь 17 импульсов формирует из последовательности импульсов и-го разряда распределителя 29 импульсов строб-пачки импульсов, количество которых пропорционально наименьшей величине, действующей на одном из информационных входов 25 или 26 устройства. Строб тактователя 17 импульсов переключает коммутатор 14 в состояние, в котором выход элемента 13 задержки подключается ко второму входу элемента

И 9. Под действием наибольшего импульса выхода элемента ИЛИ 6 и после довательности импульсов и-го разряда распределителя 29 импульсов тактователь 1б импульсов формирует на втором выходе строб-пачки импульсов, а на первом выходе - пачку импульсов количество которых пропорционально наибольшей величине, действующей на одном из информационных входов

25 или 26 устройства. Строб второго выхода тактователя 16 импульсов открывает элемент И 9, а пачка импульсов с первого выхода тактователя 16 импульсов поступает на информационный вход триггера 4.

10 первом такте сдвигается младший разряд начального нулевого кода, сигнал которого поступает на инверсный вход сброса триггера 4 и уста.навливает его в нулевое состояние.

20 В нулевом состоянии на инверсном выходе триггера 4 формируется единичь" ный сигнал, который снимает блокировку элемента И 8. Благодаря задержке элементом 11 задержки на такт cur2s нала прямого выхода триггера 4, на выходе элемента И 8 формируется импульсный сигнал, который в первом такте записывается в качестве младшего разряда кода в регистр 2 сдвига под действием тактовых импульсов первого выхода блока 15 синхронизации.

В течение первого такта выходной сигнал первого разряда распределителя 29 импульсов, действующий на четвертом выходе блока 15 синхронизации, поступает через элемент ИЛИ

7 на вход элемента 13 задержки. В следующем такте выходной сигнал зле4О мента 13 задержки через коммутатор

14, элемент И 9, сумматор 3 поступает на информационный вход регистра

1 сдвига. Под действием тактовых импульсов первого вь1хода блока 15

45 .инхрснизации во втором такте в ре° гистр l..сдвига записывается единичный сигнал в качестве второго разряда кода. В течение и тактов (первый шаг вычислений) разряды кодов с первого по и-й под действием тактовых импульсов первого выхода блока 15.синхронизации сдвигаются на, выход регистров 1 и 2 сдвига.

Первый импульс пачки устанавливает в единичное состояние триггер 4 в и-ом такте (соответствую58826 Ь щем сдвигу п-х разрядов кодов с выходов регистров 1, 2 и 20 сдвига) . Установка триггера 4 в единичное состояние приводит к формированию на его инверсном выходе нулевого сигнала, блокирующего элемент И 8, а на прямом выходе - единичного

Ъ сигнала, который, спустя время задержки элементом 11 задержки на такт, начнет действовать через элемент

ИЛИ 5 на первом входе элемента И 8.

Под действием тактовых импульсов первого выхода блока 15 синхронизации с выхода регистра 2 сдвига в

Таким образом, после первого шага вычислений в течение тактов в регистрах сдвига I и 2 сформировались соответственно двоичные коды квадратичной функции 2х =2 и аргумента

58826 8

10 ственно.

Например, установка триггера 4 в единичное состояние i-ым импульсом пачки, действующим на первом выходе тактователя 16 импульсов, обеспечивает формирование в регистрах 1 и 2 т сдвига двоичных кодов величин 2х, и

Ф х, соответственно согласно соотношению (1) следующим образом. Под действием тактовых импульсов первого выхода блока 15 синхронизации на первый вход сумматора 3 сдвий

;гается двоичный код величины 2х;, квадратичной функции на предыдущем шаге вычислений, а с выхода регистра

2 сдвига через элементы 12 и 13 за держки на такт, элементы ИЛИ 7, И 9 ,и коммутатор 14 на второй вход сумматора 3 сдвигается двоичный код аргумента 4х, Последовательная задержка элементамг 12 и 13 задержки на два такта обеспечивает сдвиг на два разряда двоичного кода х; аргумента на предыдущем шаге вычислений по отношению к двоичному коду функции 2х, сдви2 гаемому с выхода регистра 1 сдвига.

Сумматор 3 формирует согласно соотношению (1) двоичный код квадратичной функции 2х; íà i-ом шаге вычислений, который последовательно; начиная с младшего разряда, сдвигается с выхода сумматора 3 в регистр 1 сдвига.

Сигнал двух единиц младшего разряда поступает с четвертого выхода блока 15 синхронизации через элементы ИЛИ 7, И 9, элемент 13 задержки и коммутатор 14 на второй вход сумюатора 3.

В это время в регистре 2 двоичный код величины х. увеличивается .

1-1 на единицу. Действительно, установка триггера 4 в единичное состояние. обеспечивает разрыв цепи циркуляции кодов с выхода регистра 2 сдвига на его вход, так как элемент И 8 за-, 20

7 12 х, =1. На втором и последующих шагах вычислений до окончания действия наименьшего импульсного сигнала на выходах формирователей 18 и 19 импульсов квадратор формирует в регистрах 1 и 2 сдвига соответственно двоичные коды квадратичной функции и аргумента согласно соотношению

2х =2x. +4х,. +2, (1) где х . и x. — значения аргумента

1 1 -1 квадратичной .функции на i и íà i-1 шагах вычислений соответкрыт нулевым сигналом инверсного выхода триггера 4. Следовательно, до возврата триггера 4 в нулевое состояние в младшие разряды кода ре" гистра 2 свдига записываются нулевые сигналы. Триггер 4 вернет в нулевое состояние первый, начиная с младшего разряда,. нулевой сигнал кода, ко- торый сдвигается с выхода регистра

2 сдвига. Переход триггера 4 из единичного состояния в нулевое приведет к формированию.на выходе элемента

И 8 импульсного сигнала благодаря задержке элементом 11 задержки еди-.

15 .ничного сигнала прямого выхода триггера 4 его предыдущего состояния, С довательно, вместо сдвигаемого с выхода регистра 2 сдвига нулевого сигнала на информационный вход регистра 2 сдвига поступает единичный сигнал с выхода элемента И 8. Остальные разряды двоичного кода, сдвигаемого с вьгхода регистра 2 сдвига, переписываются в регистр 2 сдвига .без изменения через элементы ИЛИ 5 и И

8, так как триггер 4 находится в нулевом состоянии .

Таким образом, двоичный код в регистре 2 сдвига на каждом шаге вычислений увеличивается на единицу и соответствует количеству импульсов, действующих на первом выходе тактователя 16 импульсов.

После окончания действия наименьшего импульса на выходе формирователя 18 или 19 импульсов элемент И 10 закрывается, и на втором выходе тактоватепя 17 устанавливается нулевой сигнал. Нулевой сигнал второго выхода тактователя 17 импульсов обеспечивает возврат коммутатора 14 в исходное состояние, в ко тором выход элемента ИЛИ 7 подключается ко вто-. рому входу элемента И 9, на первом входе которого продолжает действовать строб второго выхода тактователя 16 импульсов до окончания дей- ствия наибольшего импульса на выходе формирователя 18 или 19 импульсов.

На интервале времени от момента окончания наименьшего до моиента окончания наибольшего импульса на выходах формирователей 18 и 19 импуль- сов квадратор формирует сумму квадратов двух. величин согласно следующему соотношению: у, +x (у. +х )+2у. +1 (2) где х - йаимеиьшая входная величина; у - наибольшая входная величина.

9 12588

К моменту окончания наименьшего импульса соответствующего наименьшей входной величине) в регистре 1 сдвига формируется согласно соотног шению (1) двоичный код 2х удвоенного значения квадрата наименьшей входной величины, а в регистре 2 сдвига — двоичный код х наименьшей величины.

Допустим, что наименьший импульс величины х окончился íà i-ом шаге 1 вычислений, тогда х=-у и х =у,г, 1

Поэтому после i-ro шага вычислений в р е ги стр е 1 сдви г а содержится

2 двоичный код величины 2х =у; +х, а в регистре, 2 сдвига двоичный код величины у., который с помощью

1 Ф элемента 12 задержки удваивается, На выходе элемента ИЛИ 7 формируется последовательный код двоичной щ величины 2у. +1, так как в младщий

\ разряд кода записывается единичный сигнал четвертого выхода блока 15 синхронизации. Последовательный двоичный код величины 2у;+1 посту- д пает с выхода элемента ИЛИ 7 через коммутатор 14 и элемент И 9 на второй вход сумматора 3, на первый вход которого с выхода регистра 1 сдвига сдвигается последовательный

2 двоичный код величины у. +х . Pe1 зультат суммирования, который соглас. но соотношению (2) равен величине у. +х, записывается, начиная с г

1+! младшего разряда, в регистр 1 сдвига под действием тактовых импульсов первого выхода блока 15 синхро-. низации. В это же время íà i+1-ом .шаге вычислений в течение и тактов двоичный код в регистре 2 сдвига в

40 процессе перезаписи с выхода на вход через элементы ИЛИ 5 и И 8 увеличивается: на единицу, как было ранее описано.

Как описывалось ранее, к моменту окончания наименьшего импульса на выходах формирователей 18 и 19 импульсов в регистре 1 сдвига уста навливается двоичный код удвоенного значения квадрата наименьшей величины, например 2х, а в регистг ре 2 сдвига - двоичный код наименьшей величины х. После окончания наименьшего импульса на выходе элемента И 10 на втором выходе тактователя 17 импульсов формируется нулевой сигнал, который с помощью коммутатора 14 подключает второй вход элемента И 9 к выходу элемента ИЛИ

7. На третьем выходе тактователя

17 импульсов формируется инверсный сигнал строба, который открывает

На всех последующих шагах вычисления,выполняются аналогичным образом до момента окончания наибольшего импульса входной величины у.

В этом случае на выходе элемента

ИЛИ 6 устанавливается нулевой сиг- 5О нал, который устанавливает иа первом и втором выходах тактователя 16 импульсов нулевые сигналы. Нулевой сигнал второго выхода тактователя 16 импульсов блокирует элемент

И 9, В регистре .1 сдвига динамическим способом путем циркуляции двоичного кода через сумматор 3

26 1О фиксируется сумма квадратов двух г входных величин у +x .

Одновременно с процессом формирования суммы квадратов двух величин квадратор формирует разность квадратов двух величин у -хг следующим образом.

С момента запуска формирователей

18 и 19 импульсов и до момента окончания наименьшего импульса на выходе одного из них элемент И 23 закрыт. Элемент И 23 блокируется нулевым сигналом, формируемым на третьем выходе тактователя 17 импульсов.

Если на информационном входе

25 устройства действует сигнал,пропорциональный величине у, а на информационном входе 26 квадраторавеличине х, то при у>х, после окончания наименьшего импульса на выходе формирователя 19 импульсов Rтриггер 22 сохранит нулевое состояние, которое соответствует положительному знаку разности у -х т

В случае y(x после окончания наименьшего импульса на выходе формирователя 18 импульсов R-триггер

22 устанавливается в единичное состояние наибольшим импульсом, который действует на выходе формирователя 19 импульсов.

Единичное состояние триггера 22 соответствует отрицательному знаку

2 разности у -х . В случае равенства . у=х триггер 22 сохраняет начальное нулевое состояние.

Двоичный код абсолютной величины разности 1у -х f формируется в

2 регистре 20 сдвига следующим образом.

II 12 элемент И 23, так как строб наименьшей величины закончил действовать на втором выходе тактователя 17 им-у пул ьсов.

В этом случае устройство с помощью регистра 20 сдвига и сумматора.

21 реализует соотношение у, -х =(у, -х.)+2y.+1

2 2 (3) где х — наименьшая входная величина; у - наибольшая входная величина, с начальных условий, которые определяются соотношениями в момент окончания импульса наименьшей величины х на -ом шаге вычислений: т у. -x =0

1 у =х.

Действительно, в течение n тактов, на i+1-ом шаге вычислений последовательный двоичный код величины

I х=у; сдвигается под действием тактовых импульсов первого выхода блока.

15 синхронизации с выхода регистра

2 сдвига и чере з эл емент 1 2 з адержки на такт, элемент ИЛИ 7, коммутатор 14, элементы И 9 и 23; сумма тор 21 поступает на первый информационный вход регистра 20 сдвига и последовательно во времени записывается в него, начиная с младшего разряда.

\

Одновременно импульс четвертого выхода блока 15 синхронизации через элемент ИЛИ 7, коммутатор 14, элементы И 9 и 23 сумматор 21 записывает в младший разряд двоичного кода, сдвигаемого в регистр 20 сдвига, единичный код. Таким образом, на i+1-ом вычислений в регистре

20 сдвига сформировался двоичный код величины у -x =2x+ I 2y + I .

1 " 1

В течение следующих и тактов на

i+2 м шаге вычислений с выхода регистра 20 сдвига под действием тактовых импульсов первого выхода . блока 15 синхронизации последовательный двоичный код величины у -х сдвигается на первый вход

1+! сумматора 21, на второй вход которого поступает с выхода элемента И 23 последовательный двоичный код величины 2у; „+1, формируемой следующим образом. С выхода регистра 2 сдвига под действием тактовых импульсов блока 15 синхронизации сдвигается двоичный код величины у., который +1 удваивается с помощью элемента 12 задержки на такт, Импульс четвер58826 12

5

S0 того выхода блока 15 синхронизации добавляет единицу младшего разряда к двоичному коду величины, и на выходе элемента ИЛИ 7 формируется последовательный двоичнъй код вели. чины,2у. +1, который, начиная с +1 младшего разряда, поступает через коммутатор 14, элементы И 9 и 23, на второй вход сумматора 21. Сумматор 21 выполняет последовательное суммирование двоичных кодов и на

i+2-ом mare вычислений в течение и тактов на выходе суммы сумматора

21 формируется; последовательный двоичный код величины у. +х =(у. -х )+2у. +1, который под действием тактовых импульсов первого выхода блока 15 синхронизации записывается, начиная с младшего разряда, в регистр

20 сдвига.

На всех последующих шагах вычисле" ния выполняются аналогичным образом до момента окончания наибольшего импульса входной величины у, После окончания наибольшего импульса на выходе элемента ИЛИ 6 устанавливается нулевой сигнал, который формирует нулевой сигнал на втором выходе тактователя 16 импульсов, блокирующий элемент И 9. Нулевой сигнал выхода элемента И 9 блокирует элемент И 23, В регистре 20 сдвига фиксируется динамическим способом путем циркуляции двоичного кода через сумматор 21 разность квадратов двух входных вели.

2 чин у -х

В случае, когда у(х, в соотношении (3) следует поменять местами обозначения х и у. Процесс формирова ния двоичного кода абсолютной величины разности квадратов двух величин

1х -у в регистре 20 сдвига выполт няется аналогичным образом. Как было ранее описано, в случае у<х, триггер 22 устанавливается в единичное состояние, соответствующее отрицательному знаку разности у -х

9.

В регистре 2 сдвига запоминается динамическим способом путем циркуляции кода через элементы ИЛЙ 5, и И 8 двоичный код наибольшей входной велиуе.

Тактователь 16 или 17 импульсов (фиг. 2) работ ет следующим образом.

На вход 45 поступает последовательность импульсов, а на вход 46— сигнал управления.

13!

4 цифровой), а на другом информационном входе устройства действует нулевой сигнал. Если сигналы на входах 25 и 26 устройства действуют одновременно, то квадратор формирует двоичный код суммы и разность двух входных величин.

Технико-экономическое преимущество предлагаемого квадратора по сравнению с известным, который фор-.. мирует только сумму квадратов двух величин, заключается в расширении функциональных возможностей путем одновременного формирования суммы . и разности квадратов двух величин, представленных в аналоговой или цифровгй форме.

Формула изобретения

Квадратор по авт.св. Ó 1180885, отличающийся тем, что,, с целью расширения функциональных возможностей за счет одновременного формирования суммы и разности квадратов двух чисел, в него введены третий регистр сдвига, второй сумматор, второй триггер, четвертый элемент Ии четвертый элемент ИЛИ, причем выход третьего регистра сдвига

30 соединен с входом первого слагае" мого второго сумматора, выход и вход второго слагаемого которого соединены соответственно с первым информа-, ционным входом третьего регистра и

З5, с выходом четвертого элемента И, вход синхронизации третьего регистра сдвига соединен с первым выходом блока синхронизации, второй выход которого соединен с первым входом

4О четвертого элемента ИЛИ и с входом разрешения установки в "0" третьего регистра сдвига, второй информационный вход которого подключен к шине установки в "0 êâàäðàòîðà âûõîä

45 второго элемента и соединен с первым входом четвертого элемента И, второй вход которого соединен с третьим выходом второго тактователя импульсов, информационный вход и вход установки в "0" второго триггера соединены соответственно с выходом второго формирователя импульсов и с выходом четвертого элемента ИЛИ, второй вход которого

55 подключен к выходу первого формирователя импульсов.

1258826

В случае отсутствия сигнала! управления на входе 46 и на выходе элемента НЕ 42 устанавливается сигнал логической "1",поступающий через элемент ИЛИ 43 на один из входов

5 элемента И-НЕ 40. Во время паузы между импульсами на входе 45 на выходе элемента И-НЕ 39 формируется . ,сигнал логической "1", который совместно с единичным сигналом 10 выхода элемента ИЛИ 43 устанавливает на выходе элемента И-НЕ 40 сигнал логического "0", блокирующий элемент И-НЕ 39 во время действия импульса на входе 45. Сигнал логической "1" с выхода элемента И-НЕ

39 поддерживает сигнал логического

"0" на выходе элемен1"а НЕ 41. Триггер 44 находится; в нулевом состояйии, в которое его устанавливают импульсы, действующие на входе 45.

В случае действия единичного сигнала на входе 46 управления на выходе элемента НЕ 42 устанавливается сигнал логического "0" . Во время паузы между импульсами на входе 45 на выходе элемента ИЛИ 43 устанавливается сигнал логического "0", формирующий на ,выходе элемента И-НЕ 40 единичный

;сигнал, который пропускает последо вательность импульсов входа 45 через: элементы И-НЕ 39 и НЕ 41 на выход ,46 тактователя импульсов. В .этом режиме во время действия импульса на входе 45 нулевой сигнал на выходе элемента И-НЕ 39 блокирует элемент И-НЕ 40, на выходе которого поддерживается сигнал логической !

11 и

Триггер 44 S-типа предназначен для формирования прямого и инверсного сигналов строба.

Импульс строба, действующий на выходе элемента И-НЕ 40, устанавливает триггер 44 в единичное состояние, в котором он находится до тех. пор, пока на выходе элемента

-HE 40 действует импульс. В нулевое состояние триггер 44 сбрасывается импульсом n"го разряда распределителя 29 импульсов после окончания строба.

Предлагаемый квадратор может использоваться в режиме формирования квадратичной функции, если на один из входов 25 или 26 устройства поступает входной сигнал (аналоговый или

1258826

1258826

Составитель Н. Захаревич

Редактор Н. Егорова Техред И.Ходанич Корректор И. Муска;

Заказ 5086/25 Тираж 67 1 Подписное

ВНИИПИ Государственного ко жтета СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полигра4ическое предприятие, г. Ужгород, ул. Проектная, 4