Последовательно-параллельное устройство для умножения чисел в дополнительном коде

 

Изобретение относится к области вычислительной техники, в частности к арифметическим устройствам, и предназначено для вьтолнения операции умножения двух двоичных чисел, представленных в дополнительном коде , Целью изобретения является упрощение устройства. Устройство содержит регистр множителя, коммутаторы, последовательные сумматоры, элементы задержки, последовательный сумматор-вычитатель , шины множимого, удвоенного , множимого, утроенного мно- . жимого, значения О и выход. В устройстве использован метод умножения двоичных чисел в дополнительном коде с двумя корректирзпощими шагами, в соответствии с которыми,определяется произведение мантисс сомножителей, т.е. кодов сомножителей без учета их знаков. Затем осуществляется коррекция произведения мантисс путем вычитания множимого (если множитель отрицателен) либо вычитания множимого , множителя и единицы старшего разряда (если оба сомножителя отрицательны ) из 1сода произведения мантисс . 2 ил., 2 табл. с: 9 (Л и ю ел со 1C ел ГС

союз советсних социАлистичесних геаъьлин (59 4 С 06 F 7/52

t..

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, Н ABTOPCHGMV СВИДЕТЕЛЬСТВУ госудм ств=нный HoMHTET cccp по млеем изоБ етений и отнгытий (21) 3840519/24-24 (22) 15.01.85 (46) 23.09.86. Бюл. Н 35 (72) В.Б.Масленников (53) 681.325.5(088.8)

" (56) Авторское свидетельство СССР

Ф 1018115, кл.G06 F 7/52, 1981.

ЙВМ "Орбита-20". 6ФЗ. 031. 024 Т02, 1974. Приложение к ч.3, Альбом иллюстраций, л.18, рис.14. (54) ПОСЛЕДОВАТЕЛЬНО-ПАРАЛЛЕЛЬНОЕ

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ В

ДОПОЛНИТЕЛЬНОМ КОДЕ (57) Изобретение относится к области вычислительной техники, в частности к арифметическим устройствам, и предназначено для выполнения операции умножения двух двоичных чисел, представленных в дополнительном коде. Целью изобретения является упро.SU 1259252 А1 щение устройства. Устройство содержит регистр множителя, коммутаторы, последовательные сумматоры, элементы задержки, последовательный сумматор-вычитатель, шины множимого, удвоенного,множимого, утроенного мно" жимого, значения "О" и выход. В устройстве использован метод умножения двоичных чисел в дополнительном коде с двумя корректирующими шагами, в соответствии с которыми, определяется произведение мантисс сомножителей, т.е. кодов сомножителей без учета их знаков. Затем осуществляется коррекция произведения мантисс путем вычитания множимого (если множитель отрицателен) либо вычитания множимого, множителя и единицы старшего разряда (если оба сомножителя отрицательны) из кода произведения мантисс. 2 ил., 2 табл.

1259252

Изобретение относится к вычислительной технике, а конкретно к арифметическим устройствам, и предназначено для умножения двух двоичных чисел, представленных в дополнительном коде.

Целью изобретения является упрощение устройства.

На фиг.1 и 2 приведена функциональная схема предлагаемого устройства.

Устройство содержит регистр 1 множителя, имеющий нечетные и четные разряды 2 и 3 (последний четный разряд 3 регистра 1 является знаковым), коммутаторы 4, последовательные сумматоры 5, элементы б задержки, последовательный сумматор-вычитатель 7„ шину 8 множимого, шину 9 удвоенного множимого, шину 10 утроенного множимого, шину 11 значения "0",выход 12.

Устройство работает следующим образом.

Множитель записывается в регистр и хранится в нем в течение всей операции умножения в параллельном коде.

Мантисса множимого поступает в устройство в последовательном коде по шинам 8 (М), 9(2M) и 10(3M). В устройстве использован метод умножения двоичных чисел в дополнительном коде с двумя корректирующими шагами, в соответствии с которым определяется произведение мантисс сомножителей, т.е. кодов сомножителей без учета их знаков, затем осуществляется коррекция произведения мантисс путем вычитания множимого (если множитель отрицателен) либо вычитания множителя (если множимое отрицательно), либо вычитания множимого, множителя и единицы старшего разряда (если оба сомножителя отрицательны) из кода произведения мантисс.

В зависимости от значения разрядов множителя, составляющих соответствующую пару, коммутатор 4 формирует частичное произведение кода мантиссы множимого на данную пару разрядов множителя путем переключения кодов кратного множимого с шин

8 — 10 на первый вход соответствующего сумматора 5 в соответствии с табл.1.

На второй вход сумматора 5 поступает накопленное частичное произведение с выхода последующего сумматора 5, задержанное на два такта элементами 6 задержки,, что обеспечивает с „ автоматический сдвиг влево на два разряда последовательного кода частичного произведения, полученного от более старшей пары разрядов множите5 ля. В результате аналогичных преоб-. разований получается последовательный код произведения мантиссы множимого на младшие 2(-1) разряда кода множителя. Младший разряд (h)-й пары регистра 1 представляет собой старший разряд мантиссы множителя, а старший разряд — знак множителя. Преобразования относительно старшего разряда мантиссы множителя аналогич15,ны преобразованию в предыдущих звеньях,а преобразования относительно знака множителя сводятся к вычи-. танию кода мантиссы множимого в случае отрицательного множителя.

Таким образом, преобразование, приведенное к второму входу(-И го сумматора 5, сводится к табл.2.

В соответствии с табл,2 и-й коммутатор 4 звена должен. подключить код с шины 8 (М) либо код с шины 9 (2М).

Сумматор-вычитатель 7 может передать код, снимаемый с коммутатора 4 в не"

30 иэменном виде, либо вычесть этот код из нулевого кода, т.е. присвоить коду противоположный знак в зависимости от значения знакового разряда множителя. С этой целью сигнал с вы35 хода п-го разряда 3 поступает на управляющий вход режима сумматора-вычитателя 7. Таким образом, устройство формирует код произведения мантисс сомножителей и осуществляет кор40 рекцию i полученного кода на отрицательный множитель. Коррекция произведения в случае отрицательного множимого может быть осуществлена специальным вычитателем.

Т а б л и ц а 1

Разряд Разряд 2 Вход сумматора 5

12592

Т аблицаРазряд

Разряд

Вход сумматора Примечание

0

0

Так как 1р код сдвинут на два разряда влево

-2М+ И = — и

Последовательно-параллельное устройство для умножения чисел в дополнительном коде, содержащее регистр множителя, и коммутаторов (2n — число разрядов задержки), (h -i) последовательных сумматоров и 2 элементов задержки, причем управляющие входы i-го коммутатора (i = 1, ° р ) соединены с выходами (2i-1)-го и 21го разрядов регистра множителя, пер- 30 вый, второй и третий информационные входы j-го коммутатора (j=1, >-1) соединены соответственно с шинами множимого, удвоенного множимого и

Формула изобретения

52 4 утроенного множимого устройства, первый информационный вход п-го коммутатора соединен с шиной множимого устройства, первый вход j-го последовательного сумматора соединен с выходом соответствующего коммутато. ра выход k-ro последовательного сумматора (k=2,...,п-l) через последо-. вательно соединенные (Ж)-йи (2k-1)-й элементы задержки подключен к второму входу (k-1)-го последовательного сумматора,выход первого последовательного сумматора через последовательно соединенные второй и первый элементы задержки соединен с выходом устрой ства, выход 2п-го элемента задержки соединен с входом (2п-1)-го элемента задержки, выход которого соединен с вторым входом (и-1)-го последовательного сумматора, о т л и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит последовательный сумматор-вычитатель, первый информационный вход которого соединен с шиной значения

"0" устройства, а второй информационный вход — с выходом п-го коммутатора, второй и третий информационные входы которого соединены соответственно с шинами удвоенного множимого и множимого устройства, управляющий вход режима последовательного сумматора-вычитателя подключен к выходу

2п-го (знакового) разряда регистра множителя.

1259252

Составитель В.Березкин

Текред И.Попович Корректор Е.Рошко

Редактор О.Юрковецкая

Заказ 5122/46 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.9 дФ4/5

Производственно«полиграфическое предприятие, г.ужгород, ул.Проектная,4

Последовательно-параллельное устройство для умножения чисел в дополнительном коде Последовательно-параллельное устройство для умножения чисел в дополнительном коде Последовательно-параллельное устройство для умножения чисел в дополнительном коде Последовательно-параллельное устройство для умножения чисел в дополнительном коде 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах для деления чисел повышенной разрядности

Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих арифметических устройств

Изобретение относится к вычислительной технике и может быть непользовано как базовое в арифметических устройствах цифровых и

Изобретение относится к вычислительной технике и предназначено для умножения двоичных чисел

Изобретение относится к вычислительной технике и реализует перемножение чисел в системе счисления с двоичным основанием или основанием, равным целой степени двух

Изобретение относится к области вычислительной техники и может быть использовано для построения арифметических и множительных устройств , реализующих операции умножения двоичных чисел со сдвигом множителя и суммы частичных произведе- НИИ на два разряда вправо

Изобретение относится к вычислительной технике и может быть использовано в составе многопроцессорных вычислительных систем как быстродействующее многофункциональное вычислительное устройство для вычисления произведения трех или двух переменных, квадрата или куба числа, а также произведения квадрата числа на произвольный код

Изобретение относится к цифровой вычислительной технике и может быть использовано , в частности, в качестве устройства деления и умножения в специализированном вычислителе

Изобретение относится к цифровой вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в оптоэлектронных вычислительных устройствах, выполняющих операции над десятичными числами с фиксированной запятой

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции

 

Наверх