Устройство для контроля умножения чисел по модулю

 

Изобретение относится к области вычислительной техники и может быть использовано в узлах контроля ЭВМ. Цель изобретения - расширение функциональных возможностей устройства за счет контроля умножения комплексных чисел. Устройство для контроля умножения чисел по модулю содержит семь узлов свертки по модулю m 1-7, регистр 8 контрольных разрядов множимого , шесть сумматоров по модулю два 9-14, четыре гурппы сут тматоров .« с: ю У1 to CD

ССКЗ СОВЕТСНИХ

СЯф1АЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„12592 9 (584 G 06 F 11 08

onvcahva и30БР Т Ни

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3873966!24-24

{22) 22.03.85 (46) 23.99.86. Бюл. 9 35 (53) 681 .3(038.8) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (72) А.В. Дрозд, r..Ë. Полин, В.П. Карпенко, A.Ã. Шипита и В.А колов (56) Авторское свидетельство СССР

Р 595737, кл. G 06 F 11/08, 1975.

Авторское свидетельство СССР

Ь"- 117?814, кл. 6 06 F 11/08, 1984 (54 ) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ УМНОЖЕНИЯ ЧИСЕЛ ПО ИОДУЛЮ (57) Изобретение относится к области вычислительной техники и может быть использовано в узлах контроля ЭВИ.

Цель изобретения — расширение функциональных воэможностей устройства за счет контроля умножения комплексных чисел. Устройство для контроля умножения чисел по модулю содержит семь узлов свертки го модулю m 1-7, регистр 8 контрольных разрядов множимого, шесть сумматоров по модулю два 9-14, четьipe гурппы сумматоров

1259 по модулю два 15-22, два сумматора по модулю m 23.и 24, вычитатель по модулю. m-25, узел 26 сравнения, вход 27 порядка результата, вход 28 мантиссы . действительной части результата, ! вход 29 мантиссы мнимбй части результата, вход 30 контрольных разрядов множимого, входы 31, 33, .35 и 37 отбрасываемых частей произведений, входы 32, 34, н 36 и 38 знаков мантисс соответственно действительной и мнимой частей множимого и действительной и мнимой частей множителя, вход 39 управления знака устройства и выход 40 неисправности устройства.

Контрольные коды с выходов сумматора

269 по модулю m 24 и вычитателя по модулю m 25 поступают на первый и второй входы узла сравнения 26, сопоставляющего код результата, полученного на основании преобразования контрольного кода множимого. Несоответствие сравниваемых кодов приводит к выработке на выходе узла сравнения 26 сигнала о неправильном функционировании контролируемого или контролирующего устройства. Расширение функциональных возможностей достигается эа счет введения в устройство трех узлов свертки по модулю m, пяти сумматоров по модулю два и трех групп сумматоров по модулю два. 1 ил.

1

Изобретение относится к вычислительной технике и может быть использовано в узлах контроля ЭВМ.

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения контроля умножения комплексных чисел.

На чертеже показана блок-схема предлагаемого устройства,. . Устройство для контроля умножения 10 чисел по модулю для случая m=3 содержит семь узлов 1-7 свертки .по модулю

m 3, регистр 8 контрольных разрядов множимого, шесть сумматоров 9-14 по модулю два, первую группу сумма- !5 торов 15 и 16 по модулю два, вторую группу. сумматоров 17 и 18 по модулю два, третью .группу сумматоров 19 и

20.по модулю два, четвертую группу сумматоров 21 и 22 о модулю два, 20 сумматоры.23 и 24 по модулю m=3, вычитатель 25 по модулю ш=З, узел

26 сравнения, вход 27 порядка произведения устройства, вход 28 мантиссы действительной части произведения 25 . устройства, вход 29 мантиссы мнимой части произведения устройства, вход

30.контрольных разрядов множимого устройства, первый вход 31 отбрасываемых разрядов произведения устройства, вход 32 знака действительной части множимого устройства, второй вход.33 отбрасываемых разрядов произведения устройства„ вход 34 знака

1 мнимой части множимого устройства, третий вход 35 отбрасываемых разрядов произведения устройства, вход 36 знака действительной части множителя устройства, четвертый вход 37 отбрасываемых разрядов произведения устройства, вход 38 знака мнимой части множит .ля устройства, вход 39 знака произведения устройства, выход 40 неисправности устройства.

Устройство работает следующим образом.

В начальный момент времени на вход регистра 8 контрольных разрядов множимого, являющегося входом 30 устройства, поступает контрольный код множимого КА. Этот код представляет собой сумму по модулю ш=З вычетов по модулю т=З порядка и мантисс действительной и мнимой частей множимого.

При этом вычеты определяются для чисел (мантисс, порядков),представленных в обратном коде с разрядностью, кратной 2=2 или дополнительной до указанной величины путем добавления к числу слева знаковых разрядов:

KA=(ka+kd,+kit,)mod. m, где ka, k Ы „ kdд- вычеты по модулю в=3 соответственно порядка а и мантисс.действительной Ы, и мнимой Ы,. а частей.множимого А=2 (d,+j < ).

Множитель представляет собой комплексное число P = P+) без порядка и разделенных контрольных раэрядон. Ин1259269 формационная избыточность, необходимая для выполнения функций контроля, введена в форму представления множителя путем специального округления мантисс его действительной и мнимой частей. Округление производится до ближайшего значения мантиссы, имеющего определенную делимость на модуль

m. Для мантиссы действительной части имеет место: / P,/mod m=1, а для >Р мантиссы мнимой части Р выполняется

/Рг/mod m-=0. Наименьшая погрешность указанного округления по сравнению с обычно используемыми методами округления имеет место для m=3, чем !5 объясняется практический интерес, который представлят рассматриваемый случай контроля по модулю три.

Результат умножения является комплексным числом И=2 (4, +j 4 ), где 2р

n=a. Контрольный код результата умножения kN определяется аналогично контрольному коду множимого КА

KN= (kn+k 4, +k 4 ) mod. m, где kn., k 4„и Е4 — вычеты по модулю 25

m=3 соответственно порядка и, мантисс действительной у, и мнимой ч частей результата N.

На входы первого 1, второго 2 и третьего 3 узпов свертки по модулю Зр три, являющиеся соответственно входами порядка 27, мантиссы действительной части 28 и мантиссы мнимой части

29 произведения устройства поступаIOT Порядок П И MBHTHCCbl 4 И 4 flpo изведения N.

На выходах первого 1,- второго 2 и третьего 3 узлов свертки по модулю три формируются вычеты kn, k) и К4 которые поступают далее на входы вто- р рого сумматора 24 по модулю три, формирующего контрольный код KN.

Из .равенства A B=N следует

4,, =,)), -ыД-(Я„-Q;,) (l )

4г = P, + 4 P, (Q„+Q„), (2) тывающие отбрасывание младших разрядов произведений соответственно

,, ° ),Аг,,Рг - В, .

Учитывая, что P, mod. m=) P mod ш=О р контрольный код KN равен: KN-KA -(Q mod m-Q mod. m+Q mod m+

11 гг 1г

+Я2 Шсй Щ).

На входы четвертого 4, пятого 5, шестого 6 и седьмого 7 узлов свертки по модулю три, являющиеся входами устройства 31, 33, 35, 37 поступают отбрасываемые разряды произведений соответственно d.„p, oL p, ц )3 и

d P, представленных в прямом коде.

На выходах узлов 4-7 формируются вы- четы прямых кодов отбрасываемых частей соответствующих произведений.

На выходы устройства 32, 34, 36 и 38 поступают знаки мантисс соответственно действительной и мнимой частей множимого и действительной и мнимой частей множителя. При этом на выходах первого 9, второго !О, третьего 1) и четвертого !2 . сумматоров по модулю два, входы которых подключены к указанным входам устройства, формируются знаки произведений, соотВетственно 0L Р Ы P d p„р! )ц

С выходов второго 10 и четвертого 12 сумматоров по модулю два знаки произведений p иЫ р поступают на г вторые входы соответственно пятого

13 и шестого 14 сумматоров по модулю два, на первые входы которых с входа знака произведения устройства 39 поступает парафазный код, прямое значение — на вход пятого сумматора по модулю два 13, инверсное значение на вход шестого сумматора 14 по модулю два. В зависимости от значения парафазного кода один из знаков, снимаемых с выходов сумматоров )3 и 14 по модулю два, транслируется с входа без изменения, а другой — инвертируется. Для значения парафазного кода (1,0) инвертируется знак произведения г Р . С выходов первого 9, пятогс

13, третьего ll и шестого )4 сумматоров по модулю два значения знаков произведений поступают на вторые входы сумматоров по модулю два соответственно первой, второй, третьей и четвертой групп. На первые входы сумматоров 15 и 16 по модулю два первой группы поступают контрольные разряды вычета по модулю m=3 отбрасываемых разрядов произведениями),Рг

На первые входы сумматоров 17 и )8 по модулю два второй группы поступа" ют контрольные разряды вычета по модулю m=3 отбрасываемых разрядов произведения Ы )В

На первые входы сумматоров 19 и

20 по модулю два третьей группы поступают контрольные разряды вычета по модулю m=3 отбрасываемых разрядов произведения о ., P,.

На первые входы. сумматоров по модулю два 21 и 22 четвертой группы поступают контрольные разряды вычета

5 12592 по модулю п1=3 отбрасываемых разрядов произведения д, р ..

Группы сумматоров по модулю два выполняют преобразование пряиага кода вычетов отбрасываемых разрядов произведений в обратный. При этом на выходах сумматоров по модулю два первой, второй, третьей и четвертой групп формируются соответственно контрольные кода Q„„ mod m, -Q«mod m, 1п

Q mod m u Q шоа m. Полученные коды

2> 12 поступают на входы первого сумматора

23 по ;модулю три, формирующего контрольный код отбрасываемых разрядов произведений.

I5

Коды с выходов регистра 8 контрольных разрядов множимога и первого сумматора 23 по модулю три поступают на превый и второй входы вычитателя

25 по модулю три, формирующего контрольный код результата KN.

Контрольные коды с выходов второго сумматора 24 по модулю три и вычитателя 25 по модулю три поступают на первый и второй входы узла 26 сравне- 25 ния, сопаставляющега код результата, полученный сверткой результата с кодом результата, определенного на основании преобразования контрольного кода множимого. Несоответствие сравниваемых кодов приводит к выработке на выходе узла 26 сравнения, являющемся выходом неисправности устройства, сигнала о неправильном функционировании контролируемого или контролирую35 щего устройства.

При умножении множимого А на мно-, житель В, комплексно-сопряженный с исходным иножителем В: B--P,-gp для результата умножения И =2" () +) J ), Н =.А В имеет место:

4, = +, p °

KN =kA+Q„mod m+Q mod m+

+Я, шой m-Q

В этом случае на вход знака произведения устройства 39 поступает парафазный код (0,1), обеспечивающий передачу значения знака произведения Ы 2P с второго входа пятого сумматора 13 по модулю два на его выход беэ изменения и инвертирование значения знака произведения о и,на выходе шестого сумматора 14 по модулю два.

При этом на выходах сумматоров по модулю два второй и четвертой групп образуются соответственно коды

Я шой m и -Я, шой ш, а на выходе вычитателя 25 по модулю три опреде69 6 ляется контрольный код KN . Полученг ный код сравнивается с кодом KN = .= (11, + 4 ) шой m, сформированным на выходе второго сумматора 24 по модулю три. Узел 26 сравнения формирует на выходе неисправности устройства сигнал контроля.

Формула изобретения

Устройство для контроля умножения чисел по модулю, содержащее первый, второй, третий и четвертый узлы свертки по модулю m, регистр контрольных разрядов мнажимого, первый и второй сумматоры па модулю m, вычи татель по модулю ш узел сравнения первый сумматор па модулю два, первую группу сумматоров по модулю два, причем вход первого узла свертки по модулю m является входом порядка произведения устройства, выход первого узла свертки по модулю m соединен с первым входом второго сумматора па модулю m, второй вход которого соединен с выходом второго узла свертки по модулю m вход которого является входам мантиссы действительной части произведения устройства, вход третьего узла свертки по модулю m является входом мантиссы мнимой части произведения устройства, вход четвертого узла свертки по модулю m является первым входом отбрасываемых разрядов произведения устройства, выходы контрольных разрядов четвертого узла свертки по модулю m соединены с первыми входами соответствующих сумматоров по модулю два первой группы, вторые входы которых объединены и соединены с выходом первого сумматора по модулю два, первый и второй входы которого являются соответственно входом знака действительной части инажииого устройства и входом знака действительной части множителя устройства, первый вход вычитателя по модулю ш соединен с выходом регистра контрольных разрядов множимого, выход вычитателя подключен к второму входу узла сравнения, выход которого является выходом неисправности устройства, о т л и— ч а ю щ е е с я тем, что, с целью расширения функциональных вазможностей эа счет обеспечения контроля умножения комплексных чисел, в устройство введены пятый, шестой и седьмой узлы свертки па модулю m второй, 1259

Составитель И. Иваныкин

Редактор Р. Цицика Техред H.Íîèîâè÷ Корректор Е. Рошко

Заказ 5)23/47 Тирам 67! . Подписное

BHHHHH Государственйого комитета СССР но делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Укгород, ул. Проектная, 4

7 третий, четвертый, гятый и шестой сумматоры по модулю два, вторая, третья н четвертая группа сумматоров по модулю два, причем вход пятого узла свертки по модулю m является вторым входом отбрасываемых разрядов произведения устройства, выходы контрольных разрядов пятого узла свертки по модулю m соединены с первыми входами соответствующих сумматоров 30 по модулю два второй группы, вторые входы которых объединены и соединены с выходом пятого сумматора по модулю два, первый вход которого объединен с первым входом шестого сумматора по l5 модулю два и является входом знака произведения устройства, второй вход пятого сумматора по модулю два соединен с выходом второго .сумматора по модулю два, первый вход которо- 2О го объединен с первым входом третьего. сумматора по модулю два и является входом знака мнимой части мнокимого устройства, а второй вход объединен с вторым входом четвертого сумма- 25 тора по модулю два и является входом знака мнимой части множителя устройства, вход шестого узла свертки по модулю m является третьим входом отбрасываемьпс разрядов произведения 3п устройства, выходы контрольных разрядов шестого узла свертки по модулю ш соединены с первыми входами соответствующих сумматоров по модулю два

269 8 третьей группы, вторые входы которых объединены,и соединены с выходом тре-. тьего сумматора по модулю два, второй: вход которого соединен с входом знака действительной части множителя устройства, вход седьмого узла cBepT- ки по модулю ш является четвертым. входом отбрасываемых разрядов произведения устройства, выходы контрольных разрядов седьмого узла свертки по модулю ш соединены с первыми вхо дами соответствующих сумматоров no:. модулю два четвертой группы, вторые

I. входы которых объединены и соединены с выходом шестого сумматора по модулю два, второй вход ко» тооого соединен с выходом четвертого сумматора по модулю два., ;первый вход которого соединен с вхо.- . дом знака действительной части мношнмого устройства, выходы сумматоров по модулю два первой, второй, третьей и четвертой групп соединены с входами первого сумматора по модулю mÄ выход которого соединен с вторым входом вычитателя по модулю ш, выход третьего узла свертки по модулю m соединен с третьим входом второго сумматора по модулю m, выход которого соединен с первым входом узла сравнення, а вход регистра контрольных раэрядоз мйо,кнмого является входом контрольных разрядов множимого устройства.

Устройство для контроля умножения чисел по модулю Устройство для контроля умножения чисел по модулю Устройство для контроля умножения чисел по модулю Устройство для контроля умножения чисел по модулю Устройство для контроля умножения чисел по модулю 

 

Похожие патенты:

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении отказоустойчивых вычислительных комплексов повышенной надежности

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств обработки дискретной информации

Изобретение относится к вычислительной технике и может быть испо11ьэовано в цифровых ЭВМ повышенной ин- |юрмационной надежности

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах для контроля достоверности выполнения арифметических операций

Изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерных системах

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

 

Наверх