Устройство для записи тестовых сигналов в блоки магнитной памяти

 

Изобретение относится к вычислительной технике, в частности к устройствам , с помощью осуществляется контроль помехоустойчивости блоков цифровой магнитной памяти. Целью изобретения является повышение надежности устройства. Устройство содержит генератор тактовых импульсов , счетчик, триггер, два формирователя управлякяцих сигналов. Новыми элементами являются формирователь синхросигналов, блок постоянной памяти , блок буферной памяти, формирователь адресных сигналов, переключатели и мультиплексор. Устройство позволяет оперативно варьировать значениями и длительностями синхросигналов путем предварительной их установки переключателями, что позволяет выбирать оптимальную структуру синхросигналов для контролируемого канала записи-воспроизведения контролируемого блока памяти. Контрольные тесты хранятся в блоке постоянной памяти, что позволяет формировать их статическим способом и упрощает устройство, нл. (Л IS9 сл ;о со ф

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИК (50 4 G 11 С 29/00

Ф

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К AST0PGHQMY СВИДЕТЕЛЬСТВУ (21) 3861121/24-24 (22) 01.03.85 (46) 23.09.86. Бюл. Â 35 (71) Всесоюзный научно-исследовательский институт телевидения и радиовещания (72) А.И.Вичес, И.А.Вичес, Л.С.Виленчик и С.Г.Мучиев (53) 681.327 (088.8) (56) Авторское свидетельство СССР

У 858116, кл. G 11 С 29/00, 1979.

Авторское свидетельство СССР

У 510754, кл. С 11 С 29/00, 1974. (54) УСТРОЙСТВО ДЛЯ ЗАПИСИ ТЕСТОВЫХ

СИГНАЛОВ В БЛОКИ МАГНИТНОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике, в частности к уст- ройствам, с помощью ко орых осуществляется контроль помехоустойчивости блоков цифровой магнитной памяти.

Целью изобретения является повышение

„„SU „„1259341 А 1 надежности устройства. Устройство содержит генератор тактовых импульсов, счетчик, триггер, два формирователя управляющих сигналов. Новыми элементами являются формирователь синхросигналов, блок постоянной памяти, блок буферной памяти, формирователь адресных сигналов, переключатели и мультиплексор. Устройство позволяет оперативно варьировать значениями н длительностями синхросигналов путем предварительной их

О установки переключателями, что позволяет выбирать оптимальную структуру синхросигналов для контролируемого канала записи-воспроизведения контролируемого блока памяти. Контрольные тесты хранятся в блоке постоянной памяти, что позволяет формировать их статическим способом и упрощает устройство.1 ил.

Изобретение относится к вычислительной технике, в частности к устройствам, с помощью которых осущест-вляется контроль помехоустойчивости блоков цифровой магнитной памяти, Целью ?изобретения является повып?ение надежности устройства.

На чертеже представлена .функциональная схема предлагаемого устройства.

Устройство содержит генератор 1 тактовых импульсов с выходом 2,триг-гер 3, формирователь 4 синхросигналов, счетчик 5, переключатели 6 и мультиплексор 7. На чертеже изобря— жен также контролируемый блок 8 па*мяти„ Устройство содержит,, кроме то го, формирователь 9 адресных сигналов, блок 10 постоянной памяти, блок

11 буферной памяти и первый 12 и. второй 13 формирователи управляющих сигналов.

Устройство работает следующим

Образом.

Генератор 1 вырабатывает госледовательную серию импульсов рабочей частоты, которая поступает на тактовь?е входы формирователя 9, блока

11, формирователя 4 и счетчика 5, что обеспечиэает синхронную работу устройства, причем изменени11 состояний всех этих Олоков проис?l.одит по переднему фронту тактовьгх импульсов., Формирователь 9 вырабатывает сиг-налы 7пряэляюиие считыванием инфс?р"

Д мации, Записаннои в блоке 1!0Р постуПЯющей на информаЦионнь?е эхо ?ь? блокя 1 1 ? Оторый слу3д?т цля чс":.рянения разницы 3 значениях времени выборки дЯННЬ?Х ИЗ бЛОКЯ !0

1 И? ?8 ПЬ1,0 ьа;С ??НЕ Е. ВЫХОЯОЭ блока 1 1 пред nHI?J?p?gy собо1.1 рольные сигнахп»1 и подаются на Один из БхсдОВ мультиплексора 7„ ня цру гие входы которо о с эьыодя формиро-вателя 4 поступают данные., соответствующие синхросигнялу. Значение синхросигнала, я также двоичные ко;: довые комбинации, соответству?с?щие на MJIIHHoi4- адрес : ячей? и 5IIOKc. 0! ч, числу рявнОМУ разнице между мякс11" мальным знячение?. счета счетч?11(я 5 и требуемой длительностью синхросиг наля предварительно:, перед началом

pаботы устройства, устанавливаются путем набора логически?- . нулей и едиHHl1, двухпозиционьIь?ми перекл )чятеля ми б, При этом выход одного дэухпо-"

1Q

? ?

25 (3

4 1"?

< зиционного переключателя соответствует разряду одного из указанных выше устанавливяемь?х параметров, что обеспечивает их независимую регулирОвку, Цикл работы устройства включает в себя два этапа: первый — формиро-. вание синхросигнялов, второй — формирование контрольных сигналов.

Управление этапами работы осуществляется формирователями 12 и 13 и триггером 3. В момент окончания формирования синхросигналов или по достижении максимального значения счетчиком 5 формирователь 13 вырабатывае-, управляющий импульс (конец первого этапа цикла)„ который постуг.яет на вход счетчика 5 приводя eI"o э начальное состояние (на выходах образуется двоичная комбинация, равняя разности между максимальным значением счета счетчика 5 и длительностью синхросигнала), а также — на вход сброса триггера 3, изменяя его состояние. Нри этом на инверсном вы ходе триггера 3 образуется высокий потен1иал,. поступающий на вход счетчика 5,, запрещая его Работу, H.:3 прямом выходе триггера .3 обрауетсч низкий потенциап, который по:тупает на входы формирователя 9 и мультиплексора 7 вызывая его переключение, Нри этом начинается последовательная эь?борка из блока 10 данных, соотве.гствующих контрольным сигналам, которые поступают через блок

11 и мул:, : -:??лексор 7 на его выходы, 3 момент Око:нчЯния Вь?бОрки Данн61х из блока 10:;а выходе формирователя ;2 на входы которого поступают адpecH6?e сигналы с выходов формирователя 9„ образуется управляющий сигнал (конец 13TogQI"О этяпя циклы) ко» горь?Р поступает ня вход формирователя 9, на выходе которого образуется

ЦЭОИ ?НЯЯ КОМОИНЯПБЯ, щая начальному адресу ячейки блока

10, с которой начинается выборка данных. Управляющий сигнал с выхода формирователя 12 поступает также на зход установки триггера 3> который запрещает работу формирователя 9 и переклю-?яет мультиплексор 7 на выходах которого появляются синхроси;:11ялы,. поступающие с выходов формирователя А, Далее цикл работы повторяется.

1259341

Составитель В. Гордонова

Редактор А.Ворович Техред М.Ходанич Корректор М.Шароши

Заказ 5128/50 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæãoðoä, ул.Проектная,4

Оценка помехоустойчивости контролируемого блока 8 осуществляется путем предварительной записи в него сигналов, сформированных с помощью предлагаемого устройства, и после- 5 дующего сравнения воспроизводимых и эталонных испытательных сигналов.

Надежность устройства повышается за счет использования статического метода формирования контрольных сигналов с помощью блока 10 постоянной памяти. Изменять контрольный тест можно, перепрограммируя или заменяя блок 10. Устройство позволяет оперативно изменять значения и длительность синхросигналов и длительность контрольных сигналов. формула и з о б р е т е н и я

Устройство для з аписи те стовых сигналов в блоки магнитной памяти, содержащее генератор тактовых импульсов, триггер, счетчик, первый и второй формирователи у*равляющих сигналов, выходы которых подключены соответственно к входу установки и входу сброса триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены формирователь синхросигналов, блок постоян- ной памяти, блок буферной памяти, формирователь адресных сигналов, переключатели и мультиплексор, выходы которого являются выходами устройства, а одни из входов подключены к выходам блока буферной памяти, входы которого соединены с выходами блока постоянной памяти, адресные входы которого подключены к выходам формирователя адресных сигналов, входы которого соединены с выходами первой группы переключателей, выходы второй и третьей групп которого подключены соответственно к входам счетчика и входам формирователя синхросигналов, выходы которого соединены с другими входами мультиплексора, управляющий вход которого подключен к прямому выходу триггера и первому управляющему входу формирователя .адресных сигналов, второй управляющий вход и выходы которого соединены соответственно с выходом и входами первого формирователя управляющих сигналов, причем выход генератора тактовых импульсов подключен к тактовым входам формирователя адресных сигналов, блока буферной памяти,формирователя синхросигналов и счетчика, первый и второй управляющие входы которого соединены соответственно с инверсным выходом триггера и с выходом второго формирователя управляющих сигналов, входы которого подключены к выходам счетчика.

Устройство для записи тестовых сигналов в блоки магнитной памяти Устройство для записи тестовых сигналов в блоки магнитной памяти Устройство для записи тестовых сигналов в блоки магнитной памяти 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может использоваться в системах тестового контроля отдельных БИС ОЗУ и блоков памяти на их основе

Изобретение относится к вычислительной технике, в частности к запоминанщим устройствам, работанщим в составе микропроцессорной системы

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам

Изобретение относится к вычислительной технике и может быть использовано для контроля блоков памяти

Изобретение относится к вычислительной технике и может быть использовано в запоминающих системах повышенной надежности, выполненных на функциональных узлах с большой и средней степенью интеграции

Изобретение относится к вычислительной технике и может быть использовано при наладке и функциональном контроле блоков памяти

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть применено в составе специализированных ЦВМ с пре;;варительной выборкой информации из запоминающего устройства

Изобретение относится к вычислительной технике и может быть использовано при изготовлении больших интегральных схем запоминающих устройств (БИС ЗУ) с произвольной выборкой

Изобретение относится к области вычислительной техники, в частности к устройствам для контроля полупроводниковой памяти, и является усовершенствованием изобретения по авт.св

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками

 

Наверх