Двоичный счетчик

 

Изобретение относится к импульсной технике и является дополнительным изобретением к авт.св.№ 1150758. Может быть использовано при построении измерительных и вычислительных устройств, критичных к задержке вывода результатов счета входных -.- inl Й ЕЕЕЕЙ. i I (Di/c./ импульсов. Целью изобретения является уменьшение времени регистрации счетчика. Для достижения поставленной цели в устройство дополнительно введены выходной регистр 1 и элемент ИЛИ-НЕ 2. Кроме того устройство содержит следующие основные блоки и элементы: вспомогательный счетчик 3, регистры 4,12 и 20, триггеры 7,16 и 24, блоки 8 и 15 вычисления последующего кода, параллельные регистры 10, 19 и 27, группу 14 триггеров, группу 22 счетных триггеров, счетчик 23. В описании изобретения приводится пример выполнения двоичного счетчика на D-триггерах и временные диаграммы, поясняющие его работу . 1 табл. 4 ил. § (Л с ю О5 vJj- J. I I llLJILJL-JLJp I Й ЕЕЕЕЙ. i I 14)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1261107 A 2 (50 4 Н 03 К 21/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ фис.1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1150758 (21) 3798427/24-21 ,(22) 11.10.84 (46) 30.09.86. Бюл. В 36 (72) Б.В.Шевкопляс (53) 621.374.322(088.8) (56) Авторское свидетельство СССР

В 1150758, кл. Н 03 К 23/58, 26 ° 04.1984. (54) ДВОИЧНЫЙ СЧЕТЧИК (57) Изобретение относится к импульсной технике и является дополнительным изобретением к авт.св.N- 1150758.

Может быть использовано при построении измерительных и вычислительных устройств, критичных к задержке вывода результатов счета входных импульсов. Целью изобретения является уменьшение времени регистрации счетчика. Для достижения поставленной цели в устройство дополнительно введены выходной регистр 1 и элемент

ИЛИ-НЕ 2. Кроме того устройство содержит следующие основные блоки и элементы: вспомогательный счетчик 3, регистры 4,12 и 20, триггеры 7, 16 и 24, блоки 8 и 15 вычисления последующего кода, параллельные регистры 10, 19 и 27, группу !4 триггеров, группу 22 счетных триггеров, счетчик 23. В описании изобретения приводится пример выполнения двоичного счетчика на D-триггерах и временные диаграммы, поясняющие его работу. 1 табл. 4 ил.

1 126110

Изобретение относится к устройствам счета импульсов и может быть использовано при построении измерительных и вычислительных устройств, критичных к задержке вывода результата счета входных импульсов, Недостатком известного двоичного счетчика является сравнительно большое время регистрации. Время между передним фронтом входного импульса 10 и моментом установления кода на выходах счетчика равно двум задержкам триггера и практически не зависит от разрядности счетчика.

Цель изобретения — уменьшение 15 времени регистрации счетчика.

На фиг.1 и фиг,2 схематически представлен предлагаемый двоичный счетчик, примеры выполнения; на фиг.3 — последовательный счетчик 20 на D-триггерах, пример выполнения; на фиг.4 — временная диаграмма работы двоичного счетчика.

Двоичный счетчик (фиг.1) содержит выходной регистр 1, элемент ИЛИ-НЕ 2

25 и вспомогательный счетчик 3, структура которого полностью совпадает с известным устройством. Вспомогательный счетчик 3 содержит первый регистр 4 результата, выходы 5 которого являются выходами вспомогательного счетчика 3, а вход 6 младшего разряда, который выполнен на счетном триггере 7, — входом вспомогательного счетчика 3. Кроме того, 35 . вспомогательный счетчик 3 содержит первый блок 8 вычисления последующего кода, выходы которого соединены с входами всех разрядов регистра 4, кроме входа 6 младшего разряда.

Прямой выход триггера 7 соединен с управляющим входом 9 блока 8.

Регистр 4 результата во всех разрядах, кроме младшего, выполнен в виде параллельного регистра 10, синхронизирующий вход 11 которого соединен с инверсным выходом триггера 7.

Выходы 5 вспомогательного счетчика 3 соединены с входами выходного регистра 1. Счетный вход 6 вспомогательного счетчика 3 соединен с вы" ходом элемента HJIH-HE 2, йервый вхоД которого соединен с синхронизирующим входом выходного регистра 1 и является счетным входом 28 двоичного счетчика. Второй вход 29 элемента KIN-HE 2 является входом начальной установки двоичного счетчика, выходы 30 регистра 1 являются выходами двоичного счетчика.

Счетчик, показанный на фиг,2, содержит выходной регистр 31, элемент ИЛИ-HE 32, счетные триггеры

33-35, последовательный двухразрядный счетчик 36 и регистры 37-39 с пв раллельным приемом информации. Первый вход элемента ИЛИ-НЕ 32 соединен с синхронизирующим входом регистра 31 и является счетным входом 40 счетчика. Второй вход 41 счетчика является входом его начальной установки. Инверсные выходы триггеров

33-35 соединены с входами синхронизации регистров 37 и 39. Прямой вы ход триггера 33 соединен с входом

Блок 8 содержит второй регистр 12 результата, выходы которого являются выходами блока 8, а вход младшего разряда 13 группы 14 счетных триггеров, которые соединены последовательно, соединен с входом 9 блока 8, Кроме того, блок 8 содержит второй блок 15 вычисления последующего кода, выходы которого соединены с входами всех разрядов регистра 12, кро7 г ме входов группы 14 счетных триггеров, которые соединены последовательно, Прямой выход триггера 16 старшего разряда группы 14 триггеров соединен с управляющим входом 17 блока 15. Инверсный выход триггера 16 соединен с синхронизирующим входом 18 параллельного регистра 19 остальных разрядов регистра 12.

Блок 15 содержит третий регистр 20 результата, выходы которого являются выходами блока 15, а вход 21 младшего разряда группы 22 счетных триггеров, которые соединены последовательно,соединен с входом 17 блока 15. Блок 15 содержит третий блок вычисления последующего кода, выполненный по схеме счетчика 23 с последовательным переносом, выходы которого соединены с входами всех разрядов регистра 20, кроме входов группы 22 счетных триггеров, которые соединены последовательно, этого регистра. Прямой выход триггера 24 старшего разряда группы 22 соединен со счетным входом 25 счетчика 23.

Инверсный выход триггера 24 соединен с синхронизирующим входом 26 параллельного регистра 27 остальных разрядов регистра 20.

3 12611 мпадшего разряда регистра 31 и со счетным входом триггера 34, прямой выход которого соединен с входом младшего разряда регистра 37 и со счетным входом триггера 35. Прямой выход триггера 35 соединен с входом младшего разряда регистра 38 и со счетным входом двухразрядного счетчика 36. Счетчик 36 и регистры 39, 38, 37, 31 соединены последователь- !О но. Выходы регистра 31 являются выходами счетчика.

На фиг.3 показан пример выполнения группы 22 счетных триггеров, которые соединены последовательно 15 в виде группы D-триггеров 42, которые соединены последовательно, в каждом из которых инверсный выход соединен с D-входом и с входом синхронизации триггера следующего раз- 20 ряда.

На фиг.4 приведены временные диаграммы, поясняющие работу счетчика, показанного на фиг.1. Эпюры 43-53 соответствуют сигналу f и сигналам в точках Q,-Q, схемы, приведенной на фиг.1. Работа счетчика основана на предварительном формировании

"заготовок" последующих кодов и дальнейшем их использовании при возникновении условий переноса. Эти

"заготовки" формируются в "свободное" время и поэтому задержка распространения переноса скрыта от пользователя, вследствие чего время 35 между положительным фронтом сигнала на входе 28 счетчика и моментом установки кода на всех его выходах 30 равно одной задержке триггера и не зависит ни от текущей кодовой ком- 40 бинации, ни от числа разрядов счетчика.

Работа вспомогательного счетчика 3.

45 . Пусть в исходном состоянии все триггеры, входящие в состав счетчика 3 (т.е. все разряды всех его регистров и внутренних счетчиков) находятся в нулевом состоянии. Цепи сброса на фиг.1 не показаны. Пусть задержка срабатывания любого тригге ра составляет 207 от длительности периода Т входных импульсов, поступающих на вход 6 что соответствует наиболее "тяжелому" режиму работы счетчика 3 данной конфигурации (фиг. 1)

Максимально допустимая частота повьппается с уменьшением разрядности

07 4 группы 14 счетных триггеров при правильном выборе числа триггеров в группе 22.

При поступлении на вход 6 положительного фронта первого импульса, на выходе Q< триггера 7 формируется сигнал логической "1" (с элементарной задержкой, равной одной пятой части периода Т). Положительный фронт сигнала в точке 9 переводит триггер младшего разряда 13 в единичное состояние, подготавливая тем самым заготовку" последующего кода "2" в регистре 12. При окончании входного импульса состояние счетчика 3 не изменяется.

При поступлении на вход 6 второго импульса триггер 7 возвращается в нулевое состояние, при этом на входе 11 регистра 10 формируется сигнал логической "1". Положительный фронт сигнала на входе 11 производит перепись заранее подготовленного кода из блока 8 в регистр 10. Состояние триггеров блока 8 в это время является стабильным, что исключает "гонки". Таким образом, на выходы 5 подается необходимый код "2".

Задержка формирования этого кода относительно начала второго импульса на входе 6 определяется суммой задержек триггера 7 и триггера соседнего разряда регистра 10 (путь 6-7-13 пройден заранее, при воздействии на вход 6 первого импульса, когда необходимости в переносе еще не было), При поступлении на вход 6 третьего импульса на выходе Я вновь

1 формируется сигнал логической "1«, а в группе 14 триггеров формируется код 010 — "заготовка" для числа "4", которая переписывается в регистр 10 при поступлении на вход 6 четвертого импульса и т.д.

При поступлении на вход 6 седьюго импульса, как видно из диаграммы (фиг,4), срабатывает цепочка .6-7-13-16-21, в результате чего в регистре 20 формируется "заготовка второго порядка" для числа "1.6", которая в нужные моменты времени передается в регистр 12, а затем через две элементарные задержки от начала шестнадцатого импульса — на выходы 5 счетчика 3. При поступлении логической "1" с выхода прямого плеча триггера 24 на вход 25 счетного регистра 23 в нем производится вычисление новой "заготовки третьего порядПринимая разрядность группы 14 триггеров равной трем и разрядность группы 22 триггеров равной тридцати восьми, получают, что длительность положительного импульса в точке 25 м составляет 2 - Т, откуда максимально допустимая разрядность счетчика

23 составляет (5 241 -1) каскадов, Этот результат приведен для того, чтобы показать, что при использова50

5 12611 ка, которая в дальнейшем, в строго предопределенные для этого моменты времени, продвигается к выходам устройства.

Таким образом, в счетчике 3 постоянно, на разных уровнях, ведется

"скрытая работа" по вычислению очередного кода и поэтому задача ускоренного распространения переноса подменяется простой переписью готового 10 результата в выходной регистр.

Максимальное число разрядов в группе 14 триггеров выбирается исходя из следующего.

За время существования единичного !5 сигнала в точке 9 нужно успеть пройти по цепи: 13-16-18-19, т.е. преодолеть четыре элементарные задержки с тем, чтобы к моменту записи в регистр 10 (т.е. к моменту исчезно- 20 вения единичного сигнала в точке Ч), его входная информация уже установилась (с временным запасом), большим или равным элементарной задержке). Из этого следует, что при ука- 25 занном ранее соотношении периода Т и элементарной задержки разрядность группы 14 триггеров должна быть меньшей или равной трем. При разрядности группы 14 триггеров, рав- 30 ной единице, максимально допустимая частота работы счетчика 3 повышается. При этом задержка триггера в предельном случае может составлять

33,37 от периода Т импульсов на 35 входе 6.

Максимальное число разрядов группы 22 триггеров определяется аналогично, 3а время существования единичного сигнала в точке 17, т,е, за 40 сорок элементарных задержек (фиг.4 эпюра Q<, условие Яц-1, с учетом выбранного соотношения 1:5) можно пройти через тридцать восемь разрядов группы 22 триггеров, через 45 один разряд, регистра 27 и иметь в запасе одну элементарную задержку., как и ранее.

07 6 нии однотипных по быстродействию триггеров число ярусов не превышает числа, показанного на фиг.1. Из этого также следует, что по мере снижения от яруса к ярусу, можно использовать все более "медленные" логические элементы.

В таблице показаны все возможные состояния элементов 33-39 5-разрядного двоичного счетчика, приведенного на фиг,2.

В исходном состоянии (верхняя строка таблицы) все элементы 33-39 счетчика сброшены. По положительному фронту первого входного импульса (строка "1" таблицы) устанавливаются в единичное состояние триггеры

33-35 и триггер младшего разряда счетчика 36. При поступлении второго импульса триггер 33 сбрасывается в нулевое состояние, состояние триггера 34 не изменяется, а код с выхода триггера 34 и регистра 38 переписывается в регистр 37. В момент поступления 25-го импульса (см. выделенные строки в таблице) срабатывает самая длинная цепь: 33-34-35-36.

При этом, однако, перенос распространяется "вглубь" структуры и влияет лишь на значения "заготовок", не вызывая при этом необходимости "выжидания" его распространения по указанной цепи.

Выше рассмотрена работа вспомогательного счетчика 3 (фиг.1) и соответствующих элементов в примере, показанном на фиг.2. Показано, что вспомогательный счетчик имеет время регистрации, равное двум задержкам триггера.

Введение дополнительных элементов выходного регистра 1 и элемента

ИЛИ-НЕ 2 — позволяет уменьшить время регистрации до одной задержки триггера.

Устройство в целом работает следующим образом.

В исходном состоянии на счетном входе 28 (40) и на входе начальной установки 29 (41) присутствуют логические "0", а все элементы устройства — триггеры, регистры — сброшены (цепи с.броса на фиг.1-3 не показаны с целью их упрощения).

Перед началом работы счетчика необходимо искусственно создать первую

"заготовку" (код 00...01) на входах выходного регистра l(31). Для этого на вход 29(41) подается однократный

1107

N а а а а а

4 3

2 3 4 5 6 в в в сз с с, 3 2

7 8 9 10 1 1 12 13 14 15

0 О О О О О О О О О О О О 0

1 О О О О 1 О О О 1 О О 1 0

2 О О О 1 О О О О 1 О О 1 0

3 О О. О 1 1 О О 1 О О О 1 О

4 О О 1 О О О О 1 О О О 1 0

5 О О 1 О 1 О О 1 1 О 1 О О

1 1 0 1

О 0

7 0 О 1 1 1 О 1 О О О 1 О О

8 О 1 О О О О 1 О . О О 1 О О

1 1

9 О 1 О О 1 О 1 О О 1

10 О 1 О 1 О О 1 О 1 О 1 1 1

1 О О 1 1 1

О 1 О 1 1 О 1

7 126 положительный импульс начальной установки. По заднему фронту этого импульса формируется положительный фронт сигнала f, который вызывает прибавление единицы к старому (нулевому) содержимому вспомогательного счетчика-. При этом устанавливаются в единичное состояние триггеры 7, 13, (33,34,35 и младший разряд счетчика

36). Установка в единичное состояние указанных триггеров может производиться другим путем — одновременно сп сбросом остальных разрядов на этапе первоначального сброса.

При поступлении на вход 28(40) положительного фронта nepaoro импульса "заготовка" 00,.01 переписывает- ся в регистр 1(31) с задержкой, равной одной задержке триггера. При окончании первого импульса срабатывает вспомогательный счетчик и на его выходах с задержкой, равной двум задержкам триггера (от момента формирования положительного фронта сигнала f), формируется новая "заготовка", которая при поступлении положительного фронта следующего импульса на вход 28(40) вновь переписывается в регистр 1(31) и т.д.

6 О О 1 1 О О О

Использование выходного регистра и элемента ИЛИ-НЕ позволяет уменьшить время регистрации двоичного счетчика в два раза. Зто достигается за счет того, что входной счетный импульс воздействует непосредственно на синхронизирующий вход выходного регистра.

Формула изобретения

Двоичный счетчик по авт.св.

11115500775588, отличающийся тем, что, с целью уменьшения времени регистрации, в него дополнительно введены выходной регистр и элемент

ИЛИ-НЕ, вход синхронизации выходного регистра соединен с счетным входом двоичного счетчика, элемент ИЛИ-НЕ включен между счетным входом двоичного счетчика и счетным входом триггера младшего разряда, другой вход элемента ИЛИ-НЕ является входом начальной установки двоичного счетчи25, ка, выходы первого регистра результата соединены с входами выходного регистра выходы которого являются выходами двоичного счетчика.!

О

Продолжение таблицы

1261107

rl 1>ltrI i i I i ! L

-Ф т- .

1 2 3 4 5 Ь 7 8 9 10 1 1 12 13 14 15

О О 1 1 О О 1 1 1

12 О 1 1 О

О 1 1 О 1 О

1 1

15

17

1 О 1 1

1 О О !

1 1 О 1

О 1

О 1

О 1

22

1 О 1 1 1 1 1 О

24 1 1 О О О 1 1 О О 1 1 О 1

25 1 1 О О 1 1 1 О 1 1 1 1 О

1 1 1 О О О О

30 1 1 1 1 О 1

31 1 1 1 1 1,0

О О О О О

О О

0 О О О О О О О О О О О О и т.д.

14 О 1 1 1 0 О 1 1

О 1 1 1 1 1 О О

1 О О О О 1 О О

1 О . О О 1 1 О О

1 О О 1 О 1 О О

1 О 1 О О 1

1 О 1 О 1 1

1 О 1 1 О 1

26 1 1 О 1 О 1 1 О

27 1 1 О 1 1 1 1 1

28111001.11

29 1 1 1 О 1 1 1 1

1 1 О О 1

1 1 О О

О 1 О О 1

О О О 1

1 1 О 1 1

0,1 О 1 1

О 1 О 1 1

1 1 1 О 1

1 1 1 О 1

О 1 1 О 1

1 1 1 1 О

О 1 1 1 О

О 1 1 1 О

1 О О, О О

1261107

Щие,1

17

Фиг. Р

Составитель О.Скворцов

Техред Л.Олейник

Корректор О.Луговая

Редактор С,Лисина

Заказ 52

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

96

07

И фЯ й7

51

52

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Двоичный счетчик Двоичный счетчик Двоичный счетчик Двоичный счетчик Двоичный счетчик Двоичный счетчик Двоичный счетчик 

 

Похожие патенты:

Изобретение относится к импульсной технике и может использоваться в автоматических системах контроля и управления , например в приборах определения и считывания времени

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к автоматике и вычислительной технике и может быть использовано в счетных системах, работающих совместно с ЭВМ

Изобретение относится к контрольно-измерительной технике и может быть использовано в цифровых измерительных приборах

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах контроля и управления, а также в измерительно-вычислительных комплексах

Изобретение относится к импульсной технике и может быть использовано в устройствах контроля и управления вычислительной техники

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки дискретной информации. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия. Устройство содержит шестнадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и двенадцать элементов И. 1 ил.

Изобретение относится к вычислительной технике, в частности к устройствам обработки данных, и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является упрощение устройства за счет использования однотипных элементов, регулярной структуры и связей, упрощение увеличения разрядности входной информации. Устройство содержит буферы с тремя состояниями с прямым и инверсным входами разрешения, n разрядов входного двоичного числа, (k+1) разрядов выходного двоичного кода (k=[log2n] меньшее целое), причем буферы с тремя состояниями объединены в пирамидальную структуру, состоящую из (m-1) ступеней (m=]log2n[большее целое) и выходного блока, содержащего k буферов с тремя состояниями с инверсным входом разрешения и k буферов с тремя состояниями с прямым входом разрешения, при этом каждая i-я ступень (i=1,…, (m-1)) содержит 2i-1 буферов с тремя состояниями с инверсным входом разрешения и 2i-1 буферов с тремя состояниями с прямым входом разрешения. 2 ил., 1 табл.
Наверх