Устройство для передачи и приема цифровых сигналов

 

Изобретение относится к технике связи. Повьшается помехоустойчивость при одновременном снижении уровня передаваемых сигналов. Устройство содержит на передающей стороне регистр сдвига (РС) 1, мультиплексор 2, г-р модуляционных сигналов 3, г-р тактовой частоты 4, модулятор тактовой частоты 5, сумматор 6 и преобразователь сигнала 7, а на приемной стороне элемент ИЛИ 8, преобразователь сигнала 9, фильтр модуляционных сигналов 10, фильтр тактовой частоты 11, решающий блок 12, кодер 13, три PC 14-16, два блока сравнения (ВС) 17 и 18,.инвертор 19, злемент И 20 и зле- . мент задержки (ЭЗ) 21. Цель достигается введением PC 1 и мультиплексора 2, позволяющих на выходе передающей стороны формировать модулированные информац. и тактовые и4«1ульсы, а такс же введением на приемной стороне элемента ИЛИ 8, кодера 13, PC 14-16, /Л БС 17 и 18, инвертора 59, элемента j И 20 и ЭЗ 21, с помощью которых про- См изводится коррекция однократных оши- ,.. бок в устройстве, 1 ил., ьэ о 00 го

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU 1261132 А 1

Н 04 Ь 27/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ФФЪ"Ф .

Н А BTGPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2)) 3885908/24-09 (22) 16,04.85 (46) 30.09.86. Бюл. У- 36 (72) В. Д. Палащенко (53) 621.394.6(088.8) (56) Прагер Э. и др. Цифровая техника в связи. И.: Радио и связь, 1981, с. 57-69.

А. New Underwater Communication

System. А. Pr"1ес" of the Lea Grant

Program 1lassachusets Institute of

Technology. «1ITS С 80-86. Revised

Edition, 1980, Inly 7. (54) УСТРОЙСТВО ДПН ПЕРЕДАЧИ И ПРИЕ,МА ЦИФРОВЫХ СИГНАПОВ (57) Изобретение относится к технике связи. Повьппается помехоустойчивость при одновременном снижении уровня передаваемых сигналов. Устройство содержит на передающей стороне регистр сдвига (РС) 1, мультиплексор 2, г-р модуляционных сигналов 3, r-p тактовой частоты 4, модулятор тактовой частоты 5, сумматор 6 и преобразователь сигнала 7, а на приемной стороне элемент ИЛИ 8, преобразователь сигнала 9, фильтр модуляционных сигналов 10, фильтр тактовой частоты ll, решающий блок 12, кодер 13, три РС

14-16, два блока сравнения (БС) 17 и

18,.инвертор 19, элемент И 20 и эле- . мент задержки (ЭЭ) 21. Цель достигается введением PC 1 и мультиплексора

2, позволяющих на выходе передающей стороны формировать модулированные информац. и тактовые импульсы, а также введением на приемной стороне элемента ИЛИ 8, кодера 13, PC 14-16, БС 17 и 18, инвертора 19, элемента

И 20 и ЭЗ 2), с помощью которых про- Сь изводится коррекция однократных ошибок в устройстве, 1 ип., 1261132

О

О

Входы кодера

9„, О

Изобретение относится к технике связи и может быть использовано при передаче дискретной информации.

Цель изобретения — повышение помехоустойчивости при одновременном снижении уровня передаваемых сигналов.

На чертеже изображена структурная электрическая схема предложенного

1О устройства.

Устройство для передачи и приема цифровых сигналов содержит на передающей стороне регистр 1 сдвига, мультиплексор 2, генератор 3 модуляционных сигналов, генератор 4 такто15 вой частоты, модулятор 5 тактовой частоты, сумматор 6, преобразователь

7 сигнала, а на приемной стороне— элемент ИЛИ 8, преобразователь 9 сигнала, фильтр 10 модуляционных сигналов; фильтр 11 тактовой частоты, решающий блок 12, кодер 13, первый, второй и третий регистры 14„ 15 и 16 сдвига первый и второй блоки 17 и

Э

18 сравнения, инвертор 19, элемент

И 20, элемент 21 задержки.

Устройство работает следующим образом.

На информационный последовательный вход трехразрядного регистра 1

30 сдвига поступает входной двоичный сигнал в виде последовательности "1" и "О", Выходы трехразрядного регистра 1 сдвига определяют номер открытого канала мультиплексора 2, который 35 пропускает одно из восьми значений модуляционного признака, вырабатываемого генератором 3 (восьми значений) модуляционных сигналов, в текущий момент времени, установленный генератором 4 тактовой частоты, в соответствии со следующими значениями

1-2 (д 1-t я1 где ц — значение входного сигнала в текущий момент времени

Ъ вЂ” значение модуляционного признака в текущий момент времени i, На второй вход сумматора 6 поступают сигналы, имеющие в каждый дискретный момент времени одно из восьми значений модуляционного признака, а на первый вход поступают сигналы, имеющие девятое значение модуляционного признака, с выхода модулятора

5 тактовой частоты, на вход которого поступают тактовые видеоимпульсы.

Модулированные информационные и тактовые импульсы поступают на вход преобразователя 7 сигнала и далее с выхода преобразователя 7 сигнала— в линию связи.

Иодулированные информационные и тактовые импульсы поступают из линии связи на вход преобразователя 9 сигнала и далее на фильтр 10 (восьми. значений) модуляционных сигналов и на фильтр 11 (значения модуляционного признака) тактовой частоты.

На их выходах формируются сигналы, соответствующие мощности присутствующего во входном сигнале того:, или иного значения модуляционного признака. В каждый иэ дискретных моментов времени присутствуют два сигнала на входах решающего блока 12.

Один из сигналов соответствует выходному сигналу от фильтра 11 тактовой частоты и другой сигнал соответствует одному из восьми возможных выходных сигналов с выходов модуляционных сигналов, Решающий блок формирует сигнал о присутствии в линии связи одного из восьми модуляционных признаков по критерию минимальной мощности одного из модуляционных признаков на одну из восьми выходных шин °

Кодер 13 кодирует состояние сигналов на выходе решающего блока 12 в; двоичный код, соответствующий табли- це

1 2 3 4 5 6 7 8 3 2 1

1 О О 0 О О 0 О .О О 0

0 1 О О О О 0 0 1 О 0! 261132 4

Продолжение та блицы

Выходы кодера 13

Входы кодера 12

0 0 0 0 0 0 0 0 1 О

0 0 0 1 0 0 0 0 1 1 0

1О

0 0 0 0 1 0 0 0 0 001

0 0 0 0 0 1 0 0 0 1

0 0 0 0 0 0 1 0 0 1 1

0 0 0 0 0 0 0 1 1 1 1

Двоичный код с выхода кодера 13 записывается в первый, второй и третий четырехразрядные регистры 14, 15 и 16 сдвига по последовательному Р!входу при тактировании их по тактовому входу через элемент ИЛИ 8.

Йеобходимым условием правильности передачи сигналов по линии связи являются следующие значения.

1 1

1 =2 =3 (1) где 1 — выход 3 кодера 13 в момент времени i;

1- l

2 — вьмод 2 кодера 13 в момент

I времени i-1;

t-Z

3 — выход 1 кодера 13 в момент

В случае выполнения условия (1) блоки !7 и 18 сравнения кодов формируют на выходах единичные уровни и на выходе элемента И 20 формируется ну- 40 левой логический уровень. При этом вход управления четырехразрядных регистров 14, 15 и 16 сдвига соответствует сдвигу информации вправо. При невыполнении условий (1) для кодов . 45 на выходе кодера 13 в моменты времени (i-1) и (i-2), что соответствует несовпадению кодовых комбинаций первого блока 17 сравнения кодов, на его выходе формируется нулевой уровень, а 50 на выходе блока 18 сравнения формируется единичный уровень. При этом возникает положительный перепад на выходе элемента И 20. Перепад переводит вход управления четырехразрядных 55 регистров 14, 15 и 16 сдвига в состо якие S--l, что соответствует режиму параллельной записи ийформации парал- лельным входам D,,...,Э4. Запись по входам D o ° .,Ð4 в регистры 14, 15 и

16 сдвига производится перепадом с

I вьмода элемента И 20, задержанным с помощью элемента задержки 21 и проходящий через элемент 14, 15 и

1á ИЛИ 8 на тактовый вход четырехразрядных регистров сдвига. Первые и четвертые разряды регистров 14, 15 и

16 сдвига при этом регенерируются, а второй и третий разряды восстанавливаются с помощью обратных связей по значениям первых и четвертых разрядов. Таким образом производится коррекция однократных ошибок в предлагаемом устройстве. Вьмодной двоичный сигнал снимается с четвертого разря да четырехразрядного регистра 16 сдвига, что приводит к задержке выходного сигнала в предлагаемом устройстве на четыре периода тактовой частоты относительно входного сигна-. ла.

Формула изобретения

Устройство для передачи и приема цифровых сигналов, содержащее на пе- редающей стороне генератор модуляционных сигналов, генератор тактовой частоты, выход которого соединен с входом модулятора тактовой частоты, выход которого подключен к первому входу сумматора, выход которого соединен с входом преобразователя сигнала, а на приемной стороне — преобразователь сигнала, выход которого соединен с входом фильтра тактовой частоты и с входом фильтра модуляционных сигналов,. выходы которого подключены к соответствующим входам .решающего блока, тактовый вход которого соединен с выходом фильтра тактовой частоты, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости при одновременном снижении уровня передаваемых сигналов в него введены на передающей стороне регистр сдвига и мультиплексор, управляющие входы которого подключены к соответствующим выходам регистра сдвига, тактовый вход которого подключен к выходу генератора тактовой частоты, выходы генератора модуляционных сигналов ° соединены с соответствующими сигнальными входами мультиплексора, выход которого соединен с вторым входом сумматора, а на приемной стороне вве1261132

Составитель О, Геллер

Редактор М, Недолуженко Техред N.Xoäàíè÷ Корректор А. Зимокосов1

Заказ 5247/59

Тираж 624 Подписное

ВНИИХИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгорор, ул. Проектная, 4

S дены первый, второй и третий регистры сдвига, первый и второй блоки сравнения, инвертор, элемент И, элемент ИЛИ, элемент задержки и кодер, первый, второй и третий выходы которого соединены с последовательная входами соответственно первого, второго и третьего. регистров сдвига, тактовые входы которых подключены к выходу элемента ИЛИ, первый вход ко- 1О торого соединен с тактовым входом решающего блока, выходы которого соединены с соответствующими входами кодера, второй вход элемента ИЛИ соединен с выходом элемента задержки, .15 вход которого подключен к управляющим входам первого, второго и третьего регистров сдвига и выходу элемента И, первый вход которого соединен с выходом инвертора, вход которого 26 соединен с выходом первого блока сравнения, первый, второй, третий и четвертый входы которого подключены соответственно к выходу второго разряда первого регистра сдвига, к вы- 25 ходу второго разряда второго регистра сдвига, к выходу третьего разряда второго регистра сдвига и к выходу третьего разряда третьего регистра сдвига, первый параллельный вход ко- ЗО торого соединен с выходом первого разряда третьего регистра сдвига, второй параллельный вход которого подключен к выходу первого разряда второго регистра сдвига и к первому параллельному входу второго регистра сдвига, второй параллельный вход которого подключен к третьему параллельному входу третьего регистра сдвига, к первому параллельному входу первого регистра сдвига и к выходу первого разряда первого регистра, сдвига, выход третьего разряда которого соединен с первым входом второго блока сравнения, второй вход которого подключен к выходу третьего разряда второго регистра сдвига, выход четвертого разряда которого соединен с третьим входом второго блока сравнения, с четвертым параллельным входом второго регистра сдвига и с третьим параллельным входом первого регистра сдвига, второй параллельный вход которого соединен с четвертым параллельным входом третьего регистра сдвига, с третьим параллельным входом второго регистра сдвига, с выходом четвертого разряда третьего регистра сдвига и с четвертым входом второго, блока сравнения„ выход которого соединен с вторым входом элемента И, при этом выход четвертого разряда первого регистра сдвига соединен с четвертым параллельным входом первого регистра сдвига.