Устройство для поиска перемежающихся неисправностей

 

Изобретение относится к вычислительной технике и может быть использовано при наладке и ремонте цифровых вычислительных машин, в частности для поиска перемежаюш ,ихся неисправностей. Целью изобретения является расширение функциональных возможностей устройства за счет возможности производить контроль любых периодических импульсных последовательностей и останов контролируемого прибора в момент обнаружения перемежающейся неисправности . Устройство содержит триггер ввода, сдвигаюший регистр, схему сравнения , два счетчика, два блока индикации, блок цифровой задержки, триггер пуска, триггер останова, шесть элементов И и три элемента ИЛИ. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

yg 4 G 06 F 11 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3856223/24-24 (22) 12.02.85 (46) 07.10.86. Бюл. № 37 (72) Е. И. Белов (53) 681.3 (088.8) (56) Возможности новейших анализаторов временных последовательностей. Электроника, 1979, № 7.

Авторское свидетельство СССР № 920732, кл. G 06 F 11/22, 1979. (54) УСТРОЙСТВО ДЛЯ ПОИСКА ПЕРЕМЕ)КАЮЩИХСЯ НЕИСПРАВНОСТЕЙ (57) Изобретение относится к вычислительной технике и может быть использовано при

ÄÄSUÄÄ 1262502 А1 наладке и ремонте цифровых вычислительных машин, в частности для поиска перемежающихся неисправностей. Целью изобретения является расширение функциональных возможностей устройства за счет возможности производить контроль любых периодических импульсных последовательностей и останов контролируемого прибора в момент обнаружения перемежающейся неисправности. Устройство содержит триггер ввода, сдвигающий регистр, схему сравнения, два счетчика, два блока индикации, блок цифровой задержки, триггер пуска, триггер останова, шесть элементов И и три элемента ИЛИ. 3 ил.

1262502

Изобретение относится к вычислительной технике и может быть использовано при наладке и ремонте цифровых вычислительных машин, в частности для поиска перемежающихся неисправностей.

Целью изобретения является расширение функциональных возможностей устройства за счет возможности контроля любых периодических импульсных последовательностей.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — схемы блока цифровой задержки и блока запуска соответственно.

Устройство (фиг. 1) содержит вход 1 контролируемых сигналов устройства, блок

2 ввода, сдвигающий регистр 3, схему 4 сравнения, блок 5 регистрации неисправностей, состоящий из второго счетчика 6, второго блока 7 индикации, третьего элемента

ИЛИ 8, блок 9 запуска, блок 10 сдвигов, состоящий из первого счетчика 11, первого блока 12 индикации, блока 13 цифровой задержки, третьего элемента И 14, блок 15 управления, состоящий из триггера 16 пуска, триггера 17 останова, первого 18, второго 19, пятого 20, четвертого 21, шестого 22, элементов И, первого 23 и второго 24 элементов ИЛИ, входов блокировки 25, сброса 26, установки в ноль 27, выхода 28 останова устройства, триггер ввода 29.

Блок цифровой задержки (фиг. 2) содержит счетчик 30, дешифратор 31, переключатель 32, триггер 33.

Блок запуска (фиг. 3) содержит первый триггер 34, первый элемент И 35, второй триггер 36, второй элемент И 37, элемент

ИЛИ 38, третий элемент И 39, переключатель 40, четвертый элемент И 41.

Блок ввода 2 обеспечивает занесение проверяемой информации в сдвигающий регистр 3 и в схему 4 сравнения. Он может содержать схему контроля входного сигнала по уровню, может иметь регулируемый уровень срабатывания. В простейшем случае блок ввода может состоять из D-триггера, который устанавливается синхроимпульсами, как и показано на фиг. 1. Сдвигающий регистр 3 имеет N разрядов и служит для хранения контролируемой импульсной последовательности. После каждого цикла проверки информация в регистре 3 обновляется. Блок 9 запуска осуществляет запуск устройства в определенные, интересуемые регулировщика, моменты времени. Он построен по известным принципам, запуск его может осуществляться по совпадению сигналов на входе, по совпадению двух или более слов на входе, по последовательному приходу на вход сигналов А, В, С.

На фиг. 3 в качестве примера приведена схема блока запуска, которая позволяет осуществлять запуск по совпадению трех сигналов или по последовательному приходу

5 о !

55 двух сигналов соответственно на входы А и В

Вход С в этом случае является стробирующим. Переключатель 40 служит для переключения вида запуска. Блок 13 цифровой задержки позволяет задержать контроль входной информации на К N тактов, где N— длина регистра 3, К вЂ” О, 1,2..., m.

Устройство работает следующим образом.

Перед началом работы производится подготовка устройства и контролируемого прибора к работе.

Факт наличия перемежающейся неисправности определяется либо аппаратными средствами контроля проверяемого прибора, либо программным путем, если неисправность — в цепях, не охваченных аппаратным контролем.

Для поиска неисправности необходимо зациклить операцию или участок программы.

Щуп устройства соединяется с контролируемым сигналом, например с выходом триггера «Переход» при контроле процессора, на вход СИ устройства подается сигнал опроса триггера «Переход», входы А, В, С блока 9 запуска соединяются с теми выходами дешифратора операций контролируемого процессора, которые соответствуют выбранному регулировщиком моменту запуска по зацикливаемой программе. Гнездо 26 устройства соединяется с входом триггера «Останов» или входом «Блокировка СИ» контролируемого процессора. Блок цифровой задержки 13 устанавливается на нулевую задержку, при этом на втором выходе блока 13 будет установлен сигнал логической единицы. Тумблер 25 «Останов по неисправности» устанавливается в положение «Блокировка». Кнопкой 27 «Установка О» производится установка нуля счетчика 1I сдвигов, блока 13 цифровой задержки и устанавливается в нулевое состояние три гер 16

«Пуска». На этом подготовка к работе устройства закончена.

В контролируемом приборе запускается циклическая программа. После последовательного прихода сигналов на входы А и В блока 9 запуска производится запуск устройства. Триггер 16 пуска устанавливается в единичное состояние и синхроимпульсы через элементы И 18, 19 поступает на сдвигающий вход регистра 3 и на вход схемы

4 сравнения. Первый контрольный цикл является циклом сбора информации.

На регистр 3 принимаются N разрядов контролируемой импульсной последовательности. После приема первых N разрядов счетчик 11 сдвигов переполняется, сигнал переполнения через элемент И 14 сбрасывает триггер 16 пуска. Подача СИ на блок

4 контроля и сдвигающий регистр 3 прекращается.

Последующие разряды контролируемой импульсной последовательности не контро1262502

10 лируются. Так как перед первым контрольным циклом в регистре 3 информация отсутствовала, то блок регистрации 5 неисправностей зафиксирует серию неисправностей, которая сбрасывается кнопкой 26 «Сброс».

Если требуется зафиксировать контролируемый прибор в момент обнаружения неисправности, то тумблер 25 «Останов по неисправности» следует установить в положение «Останов».

В последуюших циклах контроля в начале цикла в последнем N-м разряде регистра 3 будет храниться значение первого разряда контролируемой импульсной последовательности предыдушего цикла. Это значение сравнивается с новым значением. Сравнение происходит по СИ. По заднему фронту СИ производится сдвиг регистра 3 на один разряд. после чего в последнем разряде регистра 3 окажется значение второго разряда предыдушего цикла.С приходом следующего синхроимпульса происходит прием второго разряда контролируемой последовательности в блок 2 ввода и контроль его схемой 4 сравнения. В случае обнаружения несовпадения информации сигнал неисправности фиксируется в счетчике 6 блока 5 регистрации неисправностей. Если при этом тумблер 25 «Останов по неисправности» находится в положении «Останов», то сигнал неисправности из блока 5 регистрации неисправностей через элемент И 22 установит в единичное состояние триггер 17 и произведет сброс триггера 16 «Пуск». Подача СИ в устройство прекратится, на счетчике 11 сдвигов будет установлен номер СИ, на котором произошла неисправность. Контролируемый прибор остановится и по индикации можно определить операцию и адрес команды, при которой ложно вырабатывается сигнал «Переход».

Если в первых N тактах контролируемой импульсной последовательности неисправность не будет обнаружена, то следует приступить к контролю следующих тактов с номера N + 1 по 2N. Для этого в блоке 13 цифровой задержки устанавливается задержка, равная 1, при этом на обоих выходах блока 13 цифровой задержки будет логический ноль. В момент запуска устанавливается триггер 16 пуска, но синхроимпульсы подаются только на счетчик ll сдвигов.

После отсчета N синхроимпульсов сигнал переполнения поступает на вход блока 13 цифровой задержки, на втором выходе которого установится логическая единица, синхроимпульсы через элементы И 18 и 19 начнут поступать на С-вход сдвигающего регистра 3 и вход схемы 4 сравнения, осуществляя прием и сравнение поступающей информации с такта N + 1 по такт с номером

2N, как было указано. После отсчета еще синхроимпульсов сигнал переполнения с выхода счетчика ll сдвигов, поступая на

55 вход блока 13 цифровой задержки, устанавливает первый выход блока 13 в состояние логической единицы, на выходе элемента

И 14 вырабатывается сигнал «Конец цикла», который сбрасывает триггер 16 пуска.

Таким образом, переставляя на блоке 13 цифровой задержки различные задержки, будет производиться контроль различ ных участков контролируемой импульсной последовательности.

При обнаружении неисправности, последовательно переставляя шуп по цепи проверяемого сигнала, локализуется неисправный блок или элемент, Блок 13 цифровой задержки работает следующим образом.

С помощью переключателя 32 устанавливается требуемая задержка, например «3».

После запуска устройства счетчик 11 сдвигов начинает счет импульсов, через 1 импульсов возникает сигнал переполнения.

Счетчик 30 фиксирует количество сигналов переполнения. Как только количество сигналов переполнения будет равно «3», на «третьем» выходе дешифратора 31 установится сигнал логической единицы, который через переключатель 32 подается на элемент И 19.

Через последний СИ подаются на С-вход регистра 3, осуществляя прием информации.

Таким образом, прием информации начался через N 3 тактов после формирования сигнала «Пуск». Следуюший сигнал переполнения переводит счетчик 30 в состояние «4».

На выходе «3» дешифратора 31 установится сигнал логического нуля, который через элемент И 19 прекратит подачу СИ на регистр

3 сдвига и установит в единичное состояние

D-триггер 33. Единичный выход D-триггера 33 разрешает через элемент.И 14 проход сигнала «Переполнение» на сброс триггера 16 пуска.

Последний сбрасывается, подача СИ в счетчик 11 сдвигов прекрашается до следующего формирования сигнала «Пуск».

Максимальное время задержки такой схемы равно N-10 тактов, где N — разрядность регистра 3. При N равном 32 это позволяет контролировать (поэтапно) выполнение программы до 320 команд от момента запуска или выполнение операции в устройстве длиною до 320 тактов. Предполагается, что для портативных диагностических устройств этого достаточно. Увеличить максимальную задержку можно путем увеличения количества переключателей, счетчиков, дешифраторов, причем для каждой позиции («десятки», «сотни»), схема будет аналогична рассмотренной. Выход «Переполнение» счетчика «единиц» будет соединяться с входом +1 счетчика «десятки» и т.д.

1262502

Формула изобретения

Устройство для поиска перемежающихся неисправностей, содержащее триггер ввода информации, сдвигающий регистр, схему сравнения, первый блок индикации, триггер пуска и триггер останова, первый, второй и третий элементы И и элемент ИЛИ, причем информационный вход триггера ввода информации является входом контролируемых сигналов устройства, а выход соединен с входом первого информационного разряда сдвигаюшего регистра и первым информационным входом схемы сравнения, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет возможности контроля любых периодических импульсных последовательностей, в него введены два счетчика, блок цифровой задержки, второй блок индикации, четвертый, пятый, шестой элементы И, второй и третий элементы ИЛИ, причем первый вход первого 20 элемента И является входом синхронизации устройства, а второй вход соединен с единичным выходом триггера пуска, выход первого элемента И соединен с входами синхронизации триггера ввода информации и первого счетчика и первым входом второго элемента И, выход которого соединен с входами синхронизации сдвигающего регистра и схемы сравнения, выход переполнения первого счетчика соединен со счетным входом блока цифровой задержки и первым входом Зр третьего элемента И, группа информационных выходов первого счетчика соединена с группой входов первого блока индикации, первый выход блока цифровой задержки соединен с вторым входом третьего элемента И, выход которого соединен с первым З5 входом первого элемента ИЛИ, выход которого соединен с R-входом триггера пуска, инверсный выход которого соединен с первым входом четвертого элемента И, выход которого соединен с первым входом второго 4О элемента ИЛИ, выход которого соединен с установочными входами первого счетчика и блока цифровой задержки, второй выход которого соединен с вторым входом второго элемента И, вход запуска устройства соединен с первым входом пятого элемента И, выход которого соединен с входом синхронизации триггера пуска и вторым входом четвертого элемента И, D-вход триггера пуска подключен к шине единичного потенциала, выход схемы сравнения соединен с входом синхронизации второго счетчика, группа информационных выходов которого соединена с группой входов второго блока индикации и с группой входов третьего элемента ИЛИ, выход которого соединен с первым входом шестого элемента И, второй вход которого подключен к входу блокировки устройства, выход шестого элемента И соединен с S-входом триггера останова, единичный выход которого соединен с вторым входом первого элемента ИЛИ и является выходом останова устройства, вход сброса устройства подключен к К-входу триггера останова и установочному входу второго счетчика, инверсный выход триггера останова соединен с вторым входом пятого элемента И, вход установки в ноль устройства подключен к второму входу второго элемента ИЛИ и к третьему входу первого элемента ИЛИ, выход последнего разряда сдвигаюшего регистра соединен с вторым информационным входом схемы сравнения, причем блок цифровой задержки содержит счетчик, дешифратор, переключатель и триггер, выход которого является первым выходом блока цифровой задержки, счетный вход счетчика является счетным входом блока цифровой задержки, установочный вход блока цифровой задержки подключен к входу сброса счетчика и R-входу триггера, D-вход которого подключен к шине единичного потенциала, информационные выходы счетчика соединены с информационными входами дешифратора, информационные выходы дешифратора подключены к неподвижным контактам переключателя, подвижный контакт которого подключен к второму выходу блока цифровой задержки и к входу синхронизации триггера.

1262502

1262502

0m+4 Щ ШЮ ЛЬН6!Й

Puz. 7

Составитель Д. Ванюхин

Редактор В. Данко Техред И. Верес Корректор Л. Патай

Заказ 5429/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», r. Ужгород, ул. Проектная, 4