Логическое устройство

 

Изобретение относится к импульсной технике и предназначено для использования в интегральных логических микросхемах цифровых ЭВМ и устройств автоматики. Цельте изобретения является увеличение быстродействия и повышение надежности устройства. Устройство содержит резисторы 1-3, многоэмиттерный транзистор 4, информационный , вход 5 устройства, транзисторы 6 и 9, выход 7 устройства, шину В питания, управляющий вход 10 устройства. Поставленная цель достигается новыми связями между схемс ю ными элeмeнтaмli, а также отказом от тиристорной структуры, что позволяет увеличить быстродействие в 1,5-1,8 раза и повысить нагрузочную способность устройства в 2-2,6 раза. 1 ил. )шт1 ff О О5 fff ff

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (511 4 Н 03 К 3/286

КГЕЩур

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,11 :.-,. ц

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

fO (21) 3897391/24-21 (22) 20.05.85 (46) 07.10.86. Бил. Р 37 (71) Московский ордена Трудового

Красного Знамени инженерно-физический институт (72) A.M.Ìåðåíêîâ и А,П.Панфилов (53) 621.374(088.8) (56) Микроэлектроника и полупровод" никовые приборы: Сб. статей. / Под ред. А.А.Васенкова и Я.А.Федотова", M. Советское радио, 1979, вып, 4, с. 60, рис. За. .Алексенко А.Г, Иагурин И.И.

Микросхемотехника. — М.: Радио и связь, 1982, с. 178, рис, 4.17д, „„SU, 1262693 А f (54) ЛОГИЧЕСКОЕ УСТРОЙСТВО (57) Изобретение относится к импульсной технике и предназначено для использования в интегральных логических микросхемах цифровых ЗВМ и устройств автоматики. Целью изобретения является увеличение быстродействия и повышение надежности устройства.

Устройство содержит резисторы 1-3, многоэмиттерный транзистор 4, информационный, вход 5 устройства, транзисторы 6 и 9, выход 7 устройства, шину 8 питания, управляющий вход 10 устройства. Поставленная цель достигастся новыми связями между схемными элементами, а также отказом от тиристорной структуры, что позволяет увеличить быстродействие в 1,5-1,8 раза и повысить нагрузочную способность устройства в 2-2,6 раза. 1 ил.

Такйм образом, при подаче на вход

10 уровня логической единицы V на выходе элемента реализуется логическая функция m И-НЕ, где m - число змиттеров транзистора 4.

При подаче уровня логического нуля на вход 10 транзистор 4 запирается при любых комбинациях потенциалов

1 12626

Изобретение относится к импульсной технике и предназначено для использования в интегральных логических микросхемах цифровых 3ВМ и устройств автоматики. 5

Целью изобретения является увеличение быстродействия и повышение надежности за счет упрощения.

На чертеже изображена принципиальная схема предложенного устрой- 10 ства.

Логическое устройство содержит три резистора 1-3, эмиттеры многоэмиттерного транзистора 4 соединены с информационными входами 5 устрой- 15 ства, коллектор соединен с базой второго транзистора 6, коллектор которого соединен с выходом 7 устройства и через третий резистор 3 с шиной 8 питания, а эмиттер — с общей 20 шиной, база многоэмиттерного транзистора 4 через первый резистор ) соединена с шиной 8 питания, база первого транзистора 9 соединена с коллектором второго транзистора 6, коллектор — с коллектором многоэлементного транзистора 4, и через второй резистор 2 с шиной 8 питания. а эмиттер — с базой многоэмиттерного транзистора 4 и с управляющим 30 входом 10 устройства.

Логическое устройство работает следующим образом.

При подаче на управляющий вход 10 и все входы 5 уровней логической единицы ток, протекающий через резистор

1, поступает в ба.зу транзистора 6.

Транзистор 6 отпирается и на выходе

7 устройства устанавливается уровень о логического нуля V . .При подаче на 40 вход 10 уровня логической единицы, а хотя бы на один из входов 5 урово ня логического нуля Ч, транзистор 4 насыщается и напряжение на базе транзистора 6 падает до величины Vg =V +

+Ч, где Ч - напряжение между колКЪ4 КЭ4 лектором и эмиттером транзистора 4.

Транзистор б запирается и на выходе

7 устройства устанавливается уровень логической единицы Ч

93 2 на входах 5. При наличии уровня логической единицы на выходе 7 устройства транзистор 9 отпирается и на базе транзистора 6 поддерживается о 1, потенциал V =V +Ч где V — наоg К 9 .. К Я пряжение между коллектором и эмиттером открытого транзистора 9. Транзистор 6 поддерживается в запертом состоянии и на выходе 7 устройства удерживается уровень логической еди1 ницы V

При наличии уровня логического нуля V на выходе 7 устройства транзистор 9 заперт, в базу транзистора

6 через резистор 2 втекает ток, поддерживая транзистор 6 в открь1том состоянии. На выходе 7 устройства удерживается уровень логического нуля V

Таким образом, предложенное устройство позволяет записывать при подаче на вход 10 уровня логической единицы инвертированное логическое . произведение состояний на входах 5 и сохранить его при подаче на вход

1О уровня логического нуля, выполняя функцию D-триггера с логикой ИНЕ иа входе, При удержании потенциала логической единицы на входе 10 или, если этот вход не подключен больше ни к каким источникам, предлагаемое устройство функционирует как быстродействующий логический элемент

И-НЕ и может быть использовано в любых микросхемах комбинационного типа.

Формула изобретения

Логическое устройство, содержащее многоэмиттериый транзистор, эмиттеры которого подключены к информационным входам устройства, а база через первый резистор соединена с шиной питания, первый транзистор, эмиттер которого соединен с управляющим входом, коллектор — с базой второго транзистора и через второй резистор с шиной питания, а база — с коллектором второго транзистора, выходом и через третий резистор с шиной питания, эмиттер второго транзистора подключен к общей шине, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, и повышения надежности за счет упрощения, эмиттер первого транзистора соединен с базой многоэмиттерного транзистора, коллектор которого подключен к базе второго транзистора.